像素电路及其控制方法、显示面板、显示装置制造方法及图纸

本发明专利技术涉及一种像素电路及其控制方法、显示面板、显示装置，包括：晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、电容C1及发光二极管D1。上述像素电路利用第二参考电压Vref2通过电容C1对晶体管T1的控制端进行补偿，以使流过晶体管T1的驱动电流与第二参考电压Vref2有关而与第一电源VDD无关。由于驱动电流流经电源线，在驱动电流与第一电源VDD无关的情况下，电源线上的电流‑电阻压降对驱动电流无影响，进而可以提高屏体的发光均一性。

Pixel Circuit and Its Control Method, Display Panel and Display Device

The invention relates to a pixel circuit and its control method, display panel and display device, including transistor T1, transistor T2, transistor T3, transistor T4, transistor T5, transistor T6, transistor T7, transistor T8, transistor T9, capacitor C1 and light emitting diode D1. The pixel circuit uses the second reference voltage Vref2 to compensate the control terminal of the transistor T1 through the capacitor C1 so that the driving current flowing through the transistor T1 is related to the second reference voltage Vref2 and independent of the first power supply VDD. Because the driving current flows through the power supply line, the current and resistance voltage drop on the power supply line have no effect on the driving current when the driving current is independent of the first power supply VDD, thus improving the luminous uniformity of the screen.

【技术实现步骤摘要】
像素电路及其控制方法、显示面板、显示装置
本专利技术涉及显示领域，特别是涉及像素电路及其控制方法、显示面板、显示装置。
技术介绍
有机发光显示面板因其具有对比度高、低功耗、视角广、反应速度快等优点，被越来越多地应用到显示领域。通常，有机发光显示面板中包含阵列排布像素电路，像素电路通常包括发光二极管D1和电源，流经发光二极管D1的电流与电源电压有关。而在显示面板中，每个发光二极管与电源的距离不同，故电压传输的过程中产生的线上压降也不同，因而每个发光二极管D1实际得到的电源电压不同，故流过发光二极管D1的电流不同，发光二极管D1的亮度也不同，导致显示面板的发光亮度不均匀。
技术实现思路
基于此，有必要针对由于线上压降导致显示面板发光不均匀的问题，提供一种像素电路及其控制方法、显示面板、显示装置。一种像素电路，包括：晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、电容C1及发光二极管D1；所述晶体管T4的控制端用于输入第一扫描信号，所述晶体管T4的第一极分别连接所述晶体管T3的第二极、所述晶体管T1的控制端和所述电容C1的第一极板，所述晶体管T4的第二极连接所述晶体管T7的第二极，用于输入第一参考电压Vref1；所述晶体管T7的控制端用于输入所述第一扫描信号，所述晶体管T7的第一极分别连接所述发光二极管D1的阳极和所述晶体管T6的第二极，所述发光二极管D1的阴极用于输入第二电源VSS；所述晶体管T6的控制端用于输入发光控制信号，所述晶体管T6的第一极分别连接所述晶体管T1的第二极和所述晶体管T3的第一极，所述晶体管T3的控制端用于输入第二扫描信号；所述晶体管T2的控制端用于输入所述第二扫描信号，所述晶体管T2的第一极用于输入数据信号，所述晶体管T2的第二极分别连接所述晶体管T1的第一极、所述晶体管T9的第一极和所述晶体管T5的第二极；所述晶体管T8的控制端用于输入第三扫描信号，所述晶体管T8的第一极用于输入第二参考电压Vref2，所述晶体管T8的第二极分别连接所述电容C1的第二极板和所述晶体管T9的第二极，所述晶体管T9的控制端用于输入所述发光控制信号；所述晶体管T5的控制端用于输入所述发光控制信号，所述晶体管T5的第一极用于输入第一电源VDD。在其中一个实施例中，所述第一参考电压Vref1的电压值小于所述第二电源VSS的电压值。在其中一个实施例中，所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5、所述晶体管T6、所述晶体管T7、所述晶体管T8及所述晶体管T9均为P型晶体管或均为N型晶体管。在其中一个实施例中，所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5、所述晶体管T6、所述晶体管T7、所述晶体管T8及所述晶体管T9为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管以及非晶硅薄膜晶体管中的任一种。一种显示面板，包括阵列排布的多个像素电路，其中，所述像素电路为前述像素电路。一种显示装置，包括前述显示面板。上述像素电路、显示面板及显示装置，利用第二参考电压Vref2通过电容C1对晶体管T1的控制端进行补偿，以使流过晶体管T1的驱动电流与第二参考电压Vref2有关而与第一电源VDD无关。由于驱动电流流经电源线，在驱动电流与第一电源VDD无关的情况下，电源线上的电流-电阻压降对驱动电流无影响，进而可以提高屏体的发光均一性。一种像素电路的驱动方法，基于前述像素电路，包括：初始化阶段，所述第一扫描信号及所述第三扫描信号均为低电平信号，所述第二扫描信号及所述发光控制信号均为高电平信号，所述第一参考电压Vref1用于初始化所述像素电路；数据写入阶段，所述第二扫描信号及所述第三扫描信号均为低电平信号，所述第一扫描信号及所述发光控制信号均为高电平信号，以使所述数据信号写入所述像素电路；发光阶段，所述发光控制信号为低电平信号，所述第一扫描信号、所述第二扫描信号及所述第三扫描信号均为高电平信号，以使所述发光二极管发光。在其中一个实施例中，在所述初始化阶段，所述第一扫描信号控制所述晶体管T4和所述晶体管T7打开；所述第一参考电压Vref1通过所述晶体管T4对所述电容C1的第一极板和所述晶体管T1的栅极进行初始化，同时，所述第一参考电压Vref1通过所述晶体管T7对所述发光二极管D1的阳极进行初始化。在其中一个实施例中，在所述数据写入阶段，所述第二扫描信号控制所述晶体管T2打开，所述数据信号通过所述晶体管T2写入所述晶体管T1的第一极，以使所述晶体管T1的第一极的电位为Vdata，所述晶体管T1的控制端的电位为Vdata-|Vth|。在其中一个实施例中，在所述发光阶段，所述发光控制信号控制所述晶体管T5、所述晶体管T9打开，以使所述第一电源VDD写入所述晶体管T1的第一极和所述电容C1的第二极板，所述晶体管T1的第一极的电位为VDD，所述晶体管T1的控制端的电位为Vdata-|Vth|+VDD-Vref2。本申请的提供的像素电路的驱动方法通过增加第二参考电压补偿了第一电源线上的电流-电阻压降，同时，也补偿了阈值电压对发光电流的影响，提高了屏体发光的均一性。附图说明图1为本申请的一个实施例提供的像素电路的电路图；图2为本申请的一个实施例提供的像素电路驱动方法的时序图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似改进，因此本专利技术不受下面公开的具体实施例的限制。需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是在于限制本专利技术。请参见图1，本申请的一个实施例提供一种像素电路，包括晶体管T1，晶体管T2，晶体管T3，晶体管T4，晶体管T5，晶体管T6，晶体管T7，晶体管T8，晶体管T9，电容C1及发光二极管D1。像素电路还包括第一扫描信号输入端，分别连接晶体管T4的控制端和晶体管T7的控制端，用于输入第一扫描信号。第二扫描信号输入端分别连接晶体管T2和晶体管T3的控制端，用于输入第二扫描信号。第三扫描信号输入端连接晶体管T8的控制端。发光控制信号输入端分别连接晶体管T5的控制端、晶体管T6的控制端和晶体管T9的控制端，用于输入发光控制信号。数据信号输入端口连接晶体管T2的第一极，用于输入数据信号。其中，晶体管T4的控制端用于输入第一扫描信号SCAN1，晶体管T4的第一极分别连接晶体管T3的第二极、晶体管T1的控制端和电容C1的第一极板。晶体管T4的第二极连接晶体管T7的第二极，且晶体管T本文档来自技高网...

【技术保护点】
1.一种像素电路，其特征在于，包括：晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、电容C1及发光二极管D1；所述晶体管T4的控制端用于输入第一扫描信号，所述晶体管T4的第一极分别连接所述晶体管T3的第二极、所述晶体管T1的控制端和所述电容C1的第一极板，所述晶体管T4的第二极连接所述晶体管T7的第二极，用于输入第一参考电压Vref1；所述晶体管T7的控制端用于输入所述第一扫描信号，所述晶体管T7的第一极分别连接所述发光二极管D1的阳极和所述晶体管T6的第二极，所述发光二极管D1的阴极用于输入第二电源VSS；所述晶体管T6的控制端用于输入发光控制信号，所述晶体管T6的第一极分别连接所述晶体管T1的第二极和所述晶体管T3的第一极，所述晶体管T3的控制端用于输入第二扫描信号；所述晶体管T2的控制端用于输入所述第二扫描信号，所述晶体管T2的第一极用于输入数据信号，所述晶体管T2的第二极分别连接所述晶体管T1的第一极、所述晶体管T9的第一极和所述晶体管T5的第二极；所述晶体管T8的控制端用于输入第三扫描信号，所述晶体管T8的第一极用于输入第二参考电压Vref2，所述晶体管T8的第二极分别连接所述电容C1的第二极板和所述晶体管T9的第二极，所述晶体管T9的控制端用于输入所述发光控制信号；所述晶体管T5的控制端用于输入所述发光控制信号，所述晶体管T5的第一极用于输入第一电源VDD。...

【技术特征摘要】
1.一种像素电路，其特征在于，包括：晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、电容C1及发光二极管D1；所述晶体管T4的控制端用于输入第一扫描信号，所述晶体管T4的第一极分别连接所述晶体管T3的第二极、所述晶体管T1的控制端和所述电容C1的第一极板，所述晶体管T4的第二极连接所述晶体管T7的第二极，用于输入第一参考电压Vref1；所述晶体管T7的控制端用于输入所述第一扫描信号，所述晶体管T7的第一极分别连接所述发光二极管D1的阳极和所述晶体管T6的第二极，所述发光二极管D1的阴极用于输入第二电源VSS；所述晶体管T6的控制端用于输入发光控制信号，所述晶体管T6的第一极分别连接所述晶体管T1的第二极和所述晶体管T3的第一极，所述晶体管T3的控制端用于输入第二扫描信号；所述晶体管T2的控制端用于输入所述第二扫描信号，所述晶体管T2的第一极用于输入数据信号，所述晶体管T2的第二极分别连接所述晶体管T1的第一极、所述晶体管T9的第一极和所述晶体管T5的第二极；所述晶体管T8的控制端用于输入第三扫描信号，所述晶体管T8的第一极用于输入第二参考电压Vref2，所述晶体管T8的第二极分别连接所述电容C1的第二极板和所述晶体管T9的第二极，所述晶体管T9的控制端用于输入所述发光控制信号；所述晶体管T5的控制端用于输入所述发光控制信号，所述晶体管T5的第一极用于输入第一电源VDD。2.根据权利要求1所述的像素电路，其特征在于，所述第一参考电压Vref1的电压值小于所述第二电源VSS的电压值。3.根据权利要求1所述的像素电路，其特征在于，所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5、所述晶体管T6、所述晶体管T7、所述晶体管T8及所述晶体管T9均为P型晶体管或均为N型晶体管。4.根据权利要求1所述的像素电路，其特征在于，所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5、所述晶体管T6、所述晶...

【专利技术属性】
技术研发人员：朱正勇，赵国华，朱晖，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：江苏,32