基于分区的TSV聚簇故障容错系统及方法技术方案

本发明专利技术适用于超大规模集成电路技术领域，提供了一种基于区分的TSV聚簇故障容错系统及方法，系统包括：由四个M*N的路由模块阵列一组成，四个路由模块阵列一组成一个4M*N的路由模块阵列二；路由模块阵列一由(M*N‑1)个路由模块一、及一个路由模块二组成，路由模块二设于路由模块阵列一的临接边界；路由模块一由STSV、信号及路由开关组成，路由开关用于连接STSV与信号；路由模块二由RTSV及路由开关组成。相对于路由容错方法，在保证良率的前提下，会使用更少的冗余TSV，使得面积开销大大节省；由于各区域均分配了冗余TSV，修复路径相对短，意味着时序开销更短；对于特定的聚簇区域，提供信号转移的方向选择更多，保证更高的容错能力，提升3D芯片良率。

TSV Cluster Fault Tolerance System and Method Based on Partition

The invention is applicable to the field of VLSI technology, and provides a fault-tolerant system and method based on distinguishing TSV cluster faults. The system consists of four M*N routing module arrays, four M*N routing module arrays forming one 4M*N routing module array two, and a routing module array consisting of (M*N_1) a routing module one and a routing module two. Module 2 is located at the adjacent boundary of routing module array 1. Routing module 1 is composed of STSV, signal and routing switch. Routing switch is used to connect STSV and signal. Routing module 2 is composed of RTSV and routing switch. Compared with routing fault-tolerant methods, less redundant TSV will be used under the premise of guaranteeing the yield, which greatly saves the area overhead; because the redundant TSV is allocated in all regions, the repair path is relatively short, which means that the timing overhead is shorter; for a specific cluster area, more directions are chosen to provide signal transfer to ensure higher fault-tolerant capability and improve the yield of 3D chips.

【技术实现步骤摘要】
基于分区的TSV聚簇故障容错系统及方法
本专利技术属于超大规模集成电路
，提供了一种基于区分的TSV聚簇故障容错系统及方法。
技术介绍
随着CMOS工艺节点逐渐接近物理极限，摩尔定律正式走向了终结。三维集成电路(3DIC)技术的出现为半导体行业的发展提供了新的动力，近些年成为了业界的研究热点。3DIC技术利用硅通孔(TSV)在垂直方向上将多个堆叠的裸片进行互连，具有高性能、高带宽、低功耗且支持异构集成等优点。同时基于TSV的3DIC技术也面临着制造工艺、3DIC测试、热管理、互连设计和CAD算法与工具等方面的新的挑战。3D芯片在制造过程中容易产生缺陷，在堆叠过程中也会由于不对齐绑定、应力等因素引起TSV缺陷，TSV的堆叠质量不仅取决于堆叠工艺技术，还受硅片本身粗糙度和清洁度的影响。一旦堆叠过程中某个TSV产生缺陷，其周围的TSV也很有可能产生缺陷，TSV的缺陷呈现聚簇分布，影响3D芯片的良率及可靠性。三星公司提出了一种信号切换的冗余策略可以有效提升3DDRAM良率。6个TSV作为一组，每一组使用多路开关选择其中4个TSV用于信号传输，剩余2个TSV用于冗余，冗余比为4：2，该方法可以容忍任何一个或两个TSV发生故障。而基于信号转移的容错结构，它在每个TSV块中添加1个冗余TSV形成一个TSV链。那么，原来经由某故障TSV传输的信号可以通过邻近TSV传输，因此它可以容忍TSV块中的某一个TSV发生故障。基于交叉开关的冗余结构用于3D片上网络的容错。冗余TSV添加到TSV阵列(路由模块阵列)的行或列，连接故障TSV的信号可以经由交叉开关实现转移，这种方法可以容忍行或列中任意一个TSV发生故障。上述方法都可以在一定程度上实现3D芯片良率的提升，但这些方法都假设TSV故障是均匀分布的(各TSV故障彼此独立)，采用邻近TSV实现信号的转移。但实际上，由于聚簇效应的存在，故障TSV的邻近TSV也是很大概率上发生故障的，那么简单通过旁边TSV转移信号就显得不那么可行了。针对TSV聚簇故障的容错方案，研究甚少，现有主要有基于路由的TSV容错方法，基于路由的TSV容错方法将冗余TSV放置于TSV阵列边缘，当TSV阵列规模较大时，冗余TSV的数目会很多，而单个TSV的面积较大，故该方法面积开销过大。
技术实现思路
本专利技术实施例提供了一种基于分区的TSV聚簇故障容错系统，旨在解决基于路由的TSV容错方法需要插入的冗余TSV的数目多，面积开销过大的问题。本专利技术是这样实现的，一种基于分区的TSV聚簇故障容错系统，所述系统包括：由四个M*N的路由模块阵列一组成，四个路由模块阵列一组成一个2M*2N的路由模块阵列二；路由模块阵列一由(M*N-1)个路由模块一、及一个路由模块二组成，路由模块二设于路由模块阵列一的临接边界；路由模块一由STSV、信号及路由开关组成，路由开关用于连接STSV与信号；路由模块二由RTSV及路由开关组成。进一步的，路由模块一中的路由开关内设有3个MUX，当路由开关位于RTSV所在行或RTSV所在列，且不处于路由模块阵列一的边界时，配置3个4-to-1MUX；当路由开关位于路由模块阵列一的边界，且不位于RTSV所在行及RTSV所在列时，配置3个2-to-1MUX；当路由开关位于路由模块阵列一的内部时，配置3个3-to-1MUX。本专利技术是这样实现的，一种述基于分区的TSV聚簇故障容错方法，该方法包括如下步骤：S1检测各路由模块阵列一中的故障TSV，并将故障TSV放入对应的故障TSV集合，将冗余TSV放入冗余TSV集合；S2、在存在故障STSV的路由模块阵列一中添加超级源节点，超级源节点用于连接对应路由模块阵列一中的所有故障STSV，同时添加一个超级目标节点，超级目标节点连接所有的RTSV；S4、查找从超级源节点到超级目的节点的增广路径p；S5、当故障STSV数目小于等于RTSV数目，且存在路径长度不超过预设长度的增广路径时，判定为容忍所述聚簇TSV故障。与现有技术相比，本专利技术有如下优点：1、相对于路由容错方法，在保证良率的前提下，本专利技术将会使用更少的冗余TSV，使得面积开销大大节省；2、由于各区域均分配了冗余TSV，本专利技术修复路径相对短，意味着时序开销更短；3、对于特定的聚簇区域，本专利技术提供信号转移的方向选择更多，保证更高的容错能力，提升3D芯片良率。附图说明图1为本专利技术实施例提供的基于分区的TSV聚簇故障容错系统的结构示意图；图2为本专利技术实施例提供的路由开关a至路由开关f间的信号流向示意图；图3为本专利技术实施例提供的图中2中区域A的局部放大图；图4为本专利技术实施例提供的额基于分区的TSV聚簇故障容错方法流程图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术提供的基于分区的TSV聚簇故障容错方法可以容忍TSV聚簇故障，不同于以往现有技术中将冗余TSV放置于路由模块阵列二的边缘，该方法将整个路由模块阵列均匀划分成4个区域，即4个路由模块阵列一，然后在每个区域的邻接边界上分别添加一个冗余TSV。图1为本专利技术实施例提供的基于分区的TSV聚簇故障容错系统的结构示意图，为了便于说明，仅示出于本专利技术实施例相关的部分。该系统包括：由四个M*N(其中，N的取值可以与M相同，或者与M不相同)的路由模块阵列一组成，四个路由模块阵列一组成一个2M*2N的路由模块阵列二；路由模块阵列一由(M*N-1)个路由模块一，及一个路由模块二组成，路由模块二设于路由模块阵列一的临接边界，临接边界是指边界所在侧存在路由模块阵列一；路由模块一由STSV、信号及路由开关组成，路由开关用于连接STSV与信号；STSV为信号TSV(SignalTSV)；路由模块二由RTSV及路由开关组成，RTSV为冗余TSV(RedundantTSV)。在本专利技术实施例中，路由模块一中的路由开关内设有3个MUX(多路复用器)，当路由开关位于RTSV所在行或RTSV所在列，且不处于路由模块阵列一的边界时，配置3个4-to-1MUX，其中，4-to-1MUX是指四进一出的多路复用器；当路由开关位于路由模块阵列一的边界，且不位于RTSV所在行及RTSV所在列时，配置3个2-to-1MUX，其中，2-to-1MUX是指两进一出的多路复用器；当路由开关位于路由模块阵列一的内部时，配置3个3-to-1MUX，其中，3-to-1MUX是指三进一出的多路复用器。信号为路由模块一的信号起点，通过路由开关中的3个MUX选择传输路径，其中2个MUX用于转移到相邻TSV，另一个MUX用于连接本地信号，即传输至本地TSV。本专利技术具体以1个8*8的路由模块阵列二为例进行说明，如图1所示，将8*8的路由模块阵列二分成四个路由模块一，即图1中的四个区域，I区、II区、III区和IV区，冗余TSV设于四个区域两临接边界的交点处，即I区的右下角，II区的左下角，III区的右上角，IV区的左上角，因此I区的路由方向可以设置为由西向东、由北向南，II区的路由方向为由东向西、由北向南；III区路由方向由西向东、由南向北；IV区路由方向由东向西、由南向北。上述四个区域中本文档来自技高网...

【技术保护点】
1.一种基于分区的TSV聚簇故障容错系统，其特征在于，所述系统包括：由四个M*N的路由模块阵列一组成，四个路由模块阵列一组成一个2M*2N的路由模块阵列二；路由模块阵列一由(M*N‑1)个路由模块一、及一个路由模块二组成，路由模块二设于路由模块阵列一的临接边界；路由模块一由STSV、信号及路由开关组成，路由开关用于连接STSV与信号；路由模块二由RTSV及路由开关组成。

【技术特征摘要】
1.一种基于分区的TSV聚簇故障容错系统，其特征在于，所述系统包括：由四个M*N的路由模块阵列一组成，四个路由模块阵列一组成一个2M*2N的路由模块阵列二；路由模块阵列一由(M*N-1)个路由模块一、及一个路由模块二组成，路由模块二设于路由模块阵列一的临接边界；路由模块一由STSV、信号及路由开关组成，路由开关用于连接STSV与信号；路由模块二由RTSV及路由开关组成。2.一种如权利要求1所述基于分区的TSV聚簇故障容错系统，其特征在于，路由模块一中的路由开关内设有3个MUX，当路由开关位于RTSV所在行或RTSV所在列，且不处于路由模块阵列一的边界时，配置3个4-to-1MUX；当路由开关位于路由模块阵列一的边界，且不位于RTSV所在行及RTSV所在列时，...

【专利技术属性】
技术研发人员：倪天明，常郝，梁华国，黄正峰，
申请(专利权)人：安徽工程大学，
类型：发明
国别省市：安徽,34