基于分区的TSV聚簇故障容错系统及方法技术方案

本发明专利技术适用于超大规模集成电路技术领域，提供了一种基于区分的TSV聚簇故障容错系统及方法，系统包括：由四个M*N的路由模块阵列一组成，四个路由模块阵列一组成一个4M*N的路由模块阵列二；路由模块阵列一由(M*N‑1)个路由模块一、及一个路由模块二组成，路由模块二设于路由模块阵列一的临接边界；路由模块一由STSV、信号及路由开关组成，路由开关用于连接STSV与信号；路由模块二由RTSV及路由开关组成。相对于路由容错方法，在保证良率的前提下，会使用更少的冗余TSV，使得面积开销大大节省；由于各区域均分配了冗余TSV，修复路径相对短，意味着时序开销更短；对于特定的聚簇区域，提供信号转移的方向选择更多，保证更高的容错能力，提升3D芯片良率。

TSV Cluster Fault Tolerance System and Method Based on Partition

The invention is applicable to the field of VLSI technology, and provides a fault-tolerant system and method based on distinguishing TSV cluster faults. The system consists of four M*N routing module arrays, four M*N routing module arrays forming one 4M*N routing module array two, and a routing module array consisting of (M*N_1) a routing module one and a routing module two. Module 2 is located at the adjacent boundary of routing module array 1. Routing module 1 is composed of STSV, signal and routing switch. Routing switch is used to connect STSV and signal. Routing module 2 is composed of RTSV and routing switch. Compared with routing fault-tolerant methods, less redundant TSV will be used under the premise of guaranteeing the yield, which greatly saves the area overhead; because the redundant TSV is allocated in all regions, the repair path is relatively short, which means that the timing overhead is shorter; for a specific cluster area, more directions are chosen to provide signal transfer to ensure higher fault-tolerant capability and improve the yield of 3D chips.

【技术实现步骤摘要】
基于分区的TSV聚簇故障容错系统及方法
本专利技术属于超大规模集成电路
，提供了一种基于区分的TSV聚簇故障容错系统及方法。
技术介绍
随着CMOS工艺节点逐渐接近物理极限，摩尔定律正式走向了终结。三维集成电路(3DIC)技术的出现为半导体行业的发展提供了新的动力，近些年成为了业界的研究热点。3DIC技术利用硅通孔(TSV)在垂直方向上将多个堆叠的裸片进行互连，具有高性能、高带宽、低功耗且支持异构集成等优点。同时基于TSV的3DIC技术也面临着制造工艺、3DIC测试、热管理、互连设计和CAD算法与工具等方面的新的挑战。3D芯片在制造过程中容易产生缺陷，在堆叠过程中也会由于不对齐绑定、应力等因素引起TSV缺陷，TSV的堆叠质量不仅取决于堆叠工艺技术，还受硅片本身粗糙度和清洁度的影响。一旦堆叠过程中某个TSV产生缺陷，其周围的TSV也很有可能产生缺陷，TSV的缺陷呈现聚簇分布，影响3D芯片的良率及可靠性。三星公司提出了一种信号切换的冗余策略可以有效提升3DDRAM良率。6个TSV作为一组，每一组使用多路开关选择其中4个TSV用于信号传输，剩余2个TSV用于冗余，冗余比为4：2，该方本文档来自技高网...

【技术保护点】
1.一种基于分区的TSV聚簇故障容错系统，其特征在于，所述系统包括：由四个M*N的路由模块阵列一组成，四个路由模块阵列一组成一个2M*2N的路由模块阵列二；路由模块阵列一由(M*N‑1)个路由模块一、及一个路由模块二组成，路由模块二设于路由模块阵列一的临接边界；路由模块一由STSV、信号及路由开关组成，路由开关用于连接STSV与信号；路由模块二由RTSV及路由开关组成。

【技术特征摘要】
1.一种基于分区的TSV聚簇故障容错系统，其特征在于，所述系统包括：由四个M*N的路由模块阵列一组成，四个路由模块阵列一组成一个2M*2N的路由模块阵列二；路由模块阵列一由(M*N-1)个路由模块一、及一个路由模块二组成，路由模块二设于路由模块阵列一的临接边界；路由模块一由STSV、信号及路由开关组成，路由开关用于连接STSV与信号；路由模块二由RTSV及路由开关组成。2.一种如权利要求1所述基于分区的TSV聚簇故障容错系统，其特征在于，路由模块一中的路由开关内设有3个MUX，当路由开关位于RTSV所在行或RTSV所在列，且不处于路由模块阵列一的边界时，配置3个4-to-1MUX；当路由开关位于路由模块阵列一的边界，且不位于RTSV所在行及RTSV所在列时，...

【专利技术属性】
技术研发人员：倪天明，常郝，梁华国，黄正峰，
申请(专利权)人：安徽工程大学，
类型：发明
国别省市：安徽,34