一种避免UDP协议丢包的电路结构及方法技术

本发明专利技术涉及一种避免UDP协议丢包的电路结构及方法，包括FPGA模块，前置以太网接口模块，后置以太网接口模块以及DDR3缓存模块；FPGA模块内的UPD协议编码模块通过后置以太网接口模块连接到CPU端；FPGA模块内的UDP协议解析模块通过前置以太网接口模块连接到网络数据端；FGPA模块内的DDR3控制器接口连接到DDR3缓存模块。

【技术实现步骤摘要】
一种避免UDP协议丢包的电路结构及方法
本专利技术属于电路设计
，涉及一种电路结构及方法，尤其是一种避免UDP协议丢包的电路结构及方法。
技术介绍
UDP是UserDatagramProtocol的简称，中文名是用户数据报协议，是OSI（OpenSystemInterconnection，开放式系统互联）参考模型中一种无连接的传输层协议，提供面向事务的简单不可靠信息传送服务，IETFRFC768是UDP的正式规范。UDP协议全称是用户数据报协议，在网络中它与TCP协议一样用于处理数据包，是一种无连接的协议。在OSI模型中，在第四层——传输层，处于IP协议的上一层。UDP有不提供数据包分组、组装和不能对数据包进行排序的缺点，也就是说，当报文发送之后，是无法得知其是否安全完整到达的。UDP用来支持那些需要在计算机之间传输数据的网络应用。包括网络视频会议系统在内的众多的客户/服务器模式的网络应用都需要使用UDP协议。UDP协议从问世至今已经被使用了很多年，虽然其最初的光彩已经被一些类似协议所掩盖，但是即使是在今天UDP仍然不失为一项非常实用和可行的网络传输层协议。UDP是OSI参考模本文档来自技高网...

【技术保护点】
1.一种避免UDP协议丢包的电路结构，其特征在于，包括FPGA模块，前置以太网接口模块，后置以太网接口模块以及DDR3缓存模块；FPGA模块内的UPD协议编码模块通过后置以太网接口模块连接到CPU端；FPGA模块内的UDP协议解析模块通过前置以太网接口模块连接到网络数据端；FGPA模块内的DDR3控制器接口连接到DDR3缓存模块。

【技术特征摘要】
1.一种避免UDP协议丢包的电路结构，其特征在于，包括FPGA模块，前置以太网接口模块，后置以太网接口模块以及DDR3缓存模块；FPGA模块内的UPD协议编码模块通过后置以太网接口模块连接到CPU端；FPGA模块内的UDP协议解析模块通过前置以太网接口模块连接到网络数据端；FGPA模块内的DDR3控制器接口连接到DDR3缓存模块。2.根据权利要求1所述的一种避免UDP协议丢包的电路结构，其特征在于，前置以太网接口模块将网络数据端的数据导入UDP协议解析模块。3.根据权利要求1或2所述的一种避免UDP协议丢包的电路结构，其特征在于，UDP协议解析模块将接收到的数据进行解析剥离，经解析剥离后的数据传送至UDP协议编码模块。4.根据权利要求3所述的一种避免UDP协议丢包的电路结构，其特征在于，UDP协议编码模块将接收到的数据进行打包编号，经打包编号的数据通过后置以太网接口模块发送至CPU端，同时通过DDR3控制器接口发送至DDR3缓存模块进行存储；如果CPU端接收到的打包编号数据完成，则清除DDR3缓存模块中的数据，如果不完整，则将DDR3缓存模块中的数据取出，进行二次发送，直至CPU端接收到完整的打包编号数据。5.根据权利要求4所述的一种避免UDP协议丢包的电路结构，其特征在于，后置以太网接口模块将UDP协议编码模块打包编号后...

【专利技术属性】
技术研发人员：王培培，滕达，吴之光，杨君宝，
申请(专利权)人：山东超越数控电子股份有限公司，
类型：发明
国别省市：山东,37