一种可配置AFDX总线数据帧延时设备和AFDX数据帧延时方法技术

本发明专利技术公开了一种可配置AFDX总线数据帧延时设备和AFDX数据帧延时方法。AFDX总线数据帧延时设备主要由可编程逻辑门阵列FPGA、以太网物理层芯片、网络变压器、微控制器、秒脉冲信号输入接口及数据帧延迟标识信号输出端口等组成。AFDX数据帧延时方法包括AFDX数据帧的正确完整截获、存储、发送及高精度延时等功能的实现方法。本发明专利技术提供了一种高精度、稳定且延迟时间可控的AFDX数据帧延时设备和方法。

【技术实现步骤摘要】
一种可配置AFDX总线数据帧延时设备和AFDX数据帧延时方法
本专利技术属于AFDX总线
，具体涉及一种可配置AFDX总线数据帧延时设备和AFDX数据帧延时方法。
技术介绍
航空电子全双工交换式以太网(AvionicsFullDuplexSwitchEthernet，简称AFDX)是一种具有较大网络带宽和易于扩展的航空总线，是航空系统综合化和模块化发展的趋势下出现的一种航空总线。AFDX逐渐成为大型民用客机的主流航电总线。AFDX总线中有两类关键设备：端系统和AFDX交换机。端系统提供航空电子系统接入AFDX总线的接口，数据通过端系统数据进入AFDX总线；所有的端系统连接至交换机，实现端系统至端系统的数据通信。AFDX总线对网络数据传输时间延时有着严格的限制和要求，端到端的延迟时间被限定在特定范围，延时值超出范围的数据帧将被端系统视为无效数据并被丢弃。数据延时时间是AFDX总线性能评估的重要参数，其中AFDX交换机是引起数据帧传输延时的关键设备。当数据经过多个AFDX交换机，其传输时间增加；同时，当AFDX交换机的网络负载较大，其数据队列中等候被发送的数据量增多，使得数据输出端口形成拥塞，将引起额外数据传输延时。AFDX数据从源端系统到目的端系统的传输延迟时间是评估AFDX网络工作状态的重要参数。可通过搭建具有多层AFDX交换机的网络或同时注入大量数据，获得不同的数据传输延迟时间，但获得数据帧传输延迟时间不可控，具有较大不确定性，无法获得特定、精确的延迟时间。
技术实现思路
本专利技术的目的在于提供一种AFDX总线数据帧延时设备和AFDX数据帧延时方法，实现AFDX数据帧延时值可控并具有较高的延时精度，同时可输出可测量数据帧延时标识脉冲，在较小网络系统规模和少量AFDX网络设备的条件下，模拟产生数据帧的不同传输延时时间。
技术实现思路
如下：第一方面，提供了一种可配置AFDX总线数据帧延时设备，所述可AFDX总线数据帧延时设备以可编程逻辑门阵列FPGA为核心单元，基于外部IRIG-B信号或秒脉冲信号校正定时器，完成AFDX总线数据帧延时功能，同时输出可测量数据帧延迟标识信号。结合第一方面所述可配置AFDX总线数据帧延时设备，所述AFDX总线数据帧延时设备包括可编程逻辑门阵列FPGA、以太网物理层芯片、网络变压器、微控制器、IRIG-B信号或秒脉冲信号输入接口、AFDX总线连接端口和数据帧延迟标识信号输出端口；其中，所述以太网物理层芯片为单片支持多端口的物理层芯片或多片仅支持单端口的物理层芯片；所述以太网物理层芯片的两个数据端口连接可编程逻辑门阵列FPGA，组成AFDX总线数据帧进出可编程逻辑门阵列FPGA的数据通道；所述微控制器连接以太网物理层芯片，对以太网物理层芯片进行参数配置和寄存器状态读取。第二方面，提供了一种应用于第一方面所述的可配置AFDX总线数据帧延时设备的AFDX数据帧延时方法，所述的方法包括以下步骤：(1)数据截获单元检测数据链路上是否有数据帧传输，若检测到有AFDX数据帧传输事则执行步骤(2)，否则继续重复执行步骤(1)；(2)数据截获单元检测到数据帧的第一个字节后，立刻产生定时器启动信号并为该数据帧分配特定存储空间；定时器参数可配置更改，同时以秒脉冲或IRIG-B信号为标准时间进行动态校正；(3)AFDX数据帧被完整截获，但丢弃前导码和帧开始符，有效减少每个数据帧所需的存储空间；数据帧剩余部分存放至与定时器对应的特定存储空间；(4)定时器计时满后产生数据发送信号，该信号被传递至数据发送单元；同时将定时器的计数值被置零，等待下一次的定时启动信号；(5)数据发送单元收到数据发送信号，将重新产生的前导码和帧开始符及从对应存储空间按字节依次读出的数据帧发送至数据链路。结合第二方面所述的AFDX数据帧延时方法，所述定时器数量由AFDX网络的数据帧速率和设定的延时值共同决定，且所述所有定时器的计时参数相同，处在计时工作状态的定时器禁止修改计时参数。结合第二方面所述的AFDX数据帧延时方法，所述定时器延时参数通过上位机配置，延时参数被修正后传递给定时器；设上位机配置参数为Tset，以太网网物理层芯片引起的数据帧延时时间为Tphy，从检测到数据帧第一个字节到来至定时器启动的时间为Trec，从定时器计时值满至数据帧发送单元发送第一个字节的延迟时间Tsd；修正后定时器计时时间T为：T＝Tset–Tphy–Trec–Tsd设晶振时钟周期Tosc，修正后定时器计时参数N：N＝T/Tosc结合第二方面所述的AFDX数据帧延时方法或以上对第二方面定时器特征的进一步说明，所述定时器以所述两个相邻IRIG-B的整秒信号或两个秒脉冲信号时间为标准时间单位，对所述定时器参数N进行校正，消除晶振时钟的温度漂移，具体方法如下：使用晶振时钟对两个秒脉冲进行计数，连续计数n秒，每秒计数值为N1,N2……Nn；计数n秒后每秒平均计数值：Navrg＝(N1+N2+……+Nn)/n；校正定时器计时参数：Ncorr＝N*Navrg/Nidl；Nidl为晶振理想情况下每秒晶振时钟周期数1/Tosc，Ncorr为校正后的定时器计时参数；每n秒对定时器参数进行一次校正。结合第二方面所述的AFDX数据帧延时方法，其中，所述存储空间的大小由AFDX总线数据帧速率和所需延时时间决定；所述存储空间为所述可编程逻辑门阵列FPGA片上RAM或外部专用存储芯片。结合第二方面所述的AFDX数据帧延时方法，所述数据截获单元检测到数据帧第一个字节后生成特定宽度脉冲，所述数据发送单元将该数据帧的第一个字节发送至数据链路后生成特定宽度脉冲，两脉冲的时间间隔等于数据帧在所述可编程逻辑门阵列FPGA内延迟时间；同时所述两脉冲由所述FPGA引脚输出至数据帧延迟标识信号端口，实现AFDX数据帧延迟时间的可溯源测量。结合第二方面所述的AFDX数据帧延时方法，所述AFDX数据帧延时方法的最小延时值为2us至3us，最大延时值受所述存储空间的大小和AFDX数据帧速率限制。本专利技术的优点在于:提供了一种精度优于微秒的AFDX总线数据延时设备和方法，其延时时间可设定为延时范围内任意值，同时准确输出标识数据帧在设备内的延迟时间的脉冲信号；本专利技术为模拟AFDX网络延时提供了高效稳定的技术方法。附图说明图1本专利所述AFDX数据帧延时设备电路示意图图2数据帧延时设备电路信号连接及关键模块图3AFDX数据帧延时方法流程图图4SS-SMII数据接收接口时序图5SS-SMII数据发送接口时序图图6SS-SMII数据发送接口时序恢复流程图图7数据帧延时标识脉冲信号示意图图8基于外部秒脉冲信号校正定时器流程图具体实施方式下面将结合附图和实施例对本专利技术作进一步的详细说明。本专利技术实施例提供了一种AFDX总线数据帧延时设备，参见附图1，本专利技术实施例提供的AFDX总线数据帧延时设备主要包括可编程逻辑门阵列FPGA、以太网物理层芯片、网络变压器、微控制器、AFDX总线网络接口、秒脉冲信号输入接口和数据延时标识信号输出端口。其中，AFDX总线网络接口首先与网络变压器相连，网络变压器连接以太网物理层芯片，最后以太网物理层芯片接入可编程逻辑门阵列FPGA，形成AFDX总线与FPGA芯片之间的数据通道。附图1中存在本文档来自技高网...

【技术保护点】
1.一种可配置AFDX总线数据帧延时设备，其特征在于，所述延时设备以可编程逻辑门阵列FPGA为核心单元，基于外部IRIG‑B信号或秒脉冲信号校正定时器，完成AFDX总线数据帧延时功能，同时输出可测量数据帧延迟标识信号。

【技术特征摘要】
1.一种可配置AFDX总线数据帧延时设备，其特征在于，所述延时设备以可编程逻辑门阵列FPGA为核心单元，基于外部IRIG-B信号或秒脉冲信号校正定时器，完成AFDX总线数据帧延时功能，同时输出可测量数据帧延迟标识信号。2.根据权利要求1所述的AFDX总线数据帧延时设备，其特征在于：所述AFDX总线数据帧延时设备包括可编程逻辑门阵列FPGA、以太网物理层芯片、网络变压器、微控制器、IRIG-B信号或秒脉冲信号输入接口、AFDX总线连接端口和数据帧延迟标识信号输出端口；所述以太网物理层芯片为单片支持多端口的物理层芯片或多片仅支持单端口的物理层芯片；所述以太网物理层芯片的两个数据端口连接可编程逻辑门阵列FPGA，组成AFDX总线数据帧进出可编程逻辑门阵列FPGA的数据通道；所述微控制器连接以太网物理层芯片，对以太网物理层芯片进行参数配置和寄存器状态读取。3.一种应用于权利要求1所述的可配置AFDX总线数据帧延时设备的AFDX数据帧延时方法，其特征在于，所述的方法包括以下步骤：(1)数据截获单元检测数据链路上是否有数据帧传输，若检测到有AFDX数据帧传输事则执行步骤(2)，否则继续重复执行步骤(1)；(2)数据截获单元检测到数据帧的第一个字节后，立刻产生定时器启动信号并为该数据帧分配特定存储空间；定时器参数可配置更改，同时以秒脉冲或IRIG-B信号为标准时间进行动态校正；(3)AFDX数据帧被完整截获，但丢弃前导码和帧开始符，有效减少每个数据帧所需的存储空间；数据帧剩余部分存放至与定时器对应的特定存储空间；(4)定时器计时满后产生数据发送信号，该信号被传递至数据发送单元；同时将定时器的计数值被置零，等待下一次的定时启动信号；(5)数据发送单元收到数据发送信号，将重新产生的前导码和帧开始符及从对应存储空间按字节依次读出的数据帧发送至数据链路。4.根据权利要求3所述的AFDX数据帧延时方法，其特征在于，所述定时器数量由AFDX网络的数据帧速率和设定的延时值共同决定，且所述所有定时器的计时参数相同，处在计时工作状态...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：北京航测精仪科技有限公司，
类型：发明
国别省市：北京,11