板卡式多通道数据采集系统的同步方法技术方案

本发明专利技术公开了一种板卡式多通道数据采集系统的同步方法，首先对时钟网络进行设计，然后根据板卡式多通道数据采集系统中各模块的时钟对主、从时钟源芯片进行设计，并对关键时钟路径PCB进行设计，构建了两级扇出时钟树，在系统初始化时进行主、从时钟源的同步以及从时钟源输出时钟同步，并在采集板卡中设置前端传输调整缓存模块，在信息处理主板中设置数据存储FIFO，从而实现采集数据同步。本发明专利技术通过对时钟线布置、时钟生成和初始化方法进行改进，提高多通道采集数据的同步性能。

【技术实现步骤摘要】
板卡式多通道数据采集系统的同步方法
本专利技术属于多通道数据采集系统
，更为具体地讲，涉及一种板卡式多通道数据采集系统的同步方法。
技术介绍
在现有的数字多通道采集系统中，部分示波记录仪系统拥有应对多范围信号采集功能，具体的采集信号可能涉及到温度，应变，频率，逻辑，电流电压等模拟信号的捕获。在业界应对不同的采集对象往往是通过设计隔离采集板卡与主机进行数据的交互，单张采集卡对位于单个卡槽。因此卡槽的同步精度成为了该类系统设计的一个俨然指标和难点，其精确度往往要求在纳秒级以上。随着国内数字示波记录仪的技术发展，采集系统的带宽也越来越高，通道数亦越来越多，而多个通道务必就带来每个通道间的互不同步问题。目前国内市面上的基于多路转换器的多通道数据采集系统在较高精度的测量环境下的同步采集可行性方案仍较少。在解决高速多通道同步采集的现有的技术中，有利用通路控制器的方法通过产生一个带有触发沿的矫正信号以计算各采集通道的理论偏移采样点数，通过控制偏移显示的方式，进行波形的重现与矫正。上述技术方法的优点在于可移植性好，可应对不同的非同步采集机构进行同步数据显示，但是仅为对非同步的现象结果的角度出发来解决非同步技术难题。解决高速数字系统的另一种多通道信号同步方法在于计算好各通路延迟偏差后，根据各个接收数据通路的延迟偏差将各个从接收数据通路除主通路外其它接收通路的延迟同步到所述主通路上。以实现通道间的延迟补偿和数据同步显示操作。此方法的优点在于针对于各个通道的延迟补偿将不受FIFO深度的限制，避免了数据路径延迟不一的难题，但在设计中应对多通道的系统时必须考虑FPGA逻辑资源满足情况和数据丢点情况。在对国内外多通道高精度同步设计技术的研究后发现，多通道采集系统同步的先决条件定位于时钟的抖动与传输时钟同步与否。综上所述，现有技术中缺乏一种在保证数据可靠的前提下从时钟方案的角度出发处理多路数据相位不同步，兼节省更多的逻辑资源的解决方案。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种板卡式多通道数据采集系统的同步方法，通过对时钟线布置、时钟生成和初始化方法进行改进，提高多通道采集数据的同步性能。为了实现以上专利技术目的，本专利技术板卡式多通道数据采集系统的同步方法包括以下步骤：S1：在板卡式多通道数据采集系统的信号处理主板中设置主时钟源，在每个采集板卡中设置从时钟源，采用以下方式构建得到时钟网络：主时钟源产生参考时钟信号CLK_MOUT，分为N+1路，N表示板卡式多通道数据采集系统中的通道数量，其中N路参考时钟信号输出至信号处理主板中的N个卡槽数据处理单元，1路参考时钟信号输出至信号处理主板中的后端FPGA作为后端FPGA的数据处理同步时钟；每个卡槽数据处理单元与对应采集板卡中的高速接口器进行时钟传输，将参考时钟信号CLK_MOUT传输至对应采集板卡中的从时钟源；在每个采集板卡中，从时钟源以参考时钟信号CLK_MOUT作为输入，生成Hn+2路时钟信号CLK_SOUT，Hn表示第n个采集板卡中ADC的数量，Hn路时钟分别输出至采集板卡中的Hn片ADC作为采集参考时钟，1路时钟作为传输时域参考时钟，1路作为采集板卡到信号处理主板的数据传输同步时钟；S2：记N个采集板卡ADC所需的参考时钟频率为fADC_n，n＝1,2,…,N，采集板卡到信号处理主板的数据传输同步时钟频率为fM_SYNC，信号处理主板中后端FPGA的数据处理同步时钟为fSYS，则参考时钟信号CLK_MOUT的频率fREF计算公式如下：fREF≥max{fADC_1,fADC_2,…,fADC_N,fM_SYNC,fSYS}主时钟源芯片的输出频率fout、输出路数K应满足如下关系：fout≥fREFK≥N+1N个采集板卡采用同型号从时钟源芯片，其时钟输出路数L、时钟输入频率fS_in、时钟输出频率fS_out应满足如下关系：L≥max{H1,H2,…,HN}+2fS_in≥fREFfS_out≥max{fADC_1,fADC_2,…,fADC_N}根据以上方法确定主、从时钟源参数，生成主、从时钟源的控制指令；S3：在信息处理主板进行PCB设计时，需要令N+1路参考时钟信号CLK_MOUT的传输线等长，令N个采集板卡与信息处理主板之间的数据传输线与参考时钟信号CLK_MOUT的传输线等长；在N个采集板卡进行PCB设计时，需要令每个采集板卡中从时钟源芯片输出的Hn+2路时钟信号CLK_SOUT的传输线与Hn个ADC至高速接口器的数据传输线均等长；S4：在板卡式多通道数据采集系统进行初始化时，对主、从时钟源进行同步，首先建立一个N+2叉树的时钟复位链路TCLOCK_RST，即由树根控制端RSTNmain控制的两类树叶控制端RSTNMaster、RSTNslave_n的复位链路，树根控制端RSTNmain直接由系统上位机进行控制，树叶控制端RSTNMaster和RSTNslave_n分别控制主、从时钟源芯片的复位端口，其中RSTNMaster控制主时钟源的芯片复位，N个RSTNslave_n控制N路从时钟源的芯片复位；然后基于树型时钟复位链路进行主、从时钟源同步，具体步骤包括：S4.1：上位机控制RSTNMaster对主时钟源芯片执行一次复位操作；S4.2：上位机根据步骤S3所生成的主时钟源控制指令对主时钟源芯片寄存器进行配置；S4.3：上位机根据步骤S3生成的主时钟源控制指令对主时钟源芯片进行同步操作，等待一段时间直到主时钟源的K路时钟输出同步，然后进入步骤S4.4；S4.4：上位机通过N个RSTNslave_n对N个采集插槽中的从时钟芯片进行同时复位操作；S4.5：上位机根据步骤S3生成的从时钟源控制指令对从时钟芯片寄存器进行同时配置；S4.6：上位机根据步骤S3生成的从时钟源控制指令对从时钟芯片进行同步操作，等待一段时间直到从时钟源的L路时钟输出同步，主、从时钟同步完成；S5：在板卡式多通道数据采集系统进行初始化时，对从时钟源的输出时钟进行同步，首先建立一个L叉树的ADC复位链路TADC_RST，通过该复位链路树传输上位机发送的ADC采集同步复位信号，ADC复位链路TADC_RST的树根控制端RSTNADC由上位机控制，L叉树叶控制端的N个复位信号RSTNADC_n通过同步控制专用接口转发至N个采集板卡中的ADC同步采集端口；然后基于该ADC复位链路进行从时钟源输出时钟同步，具体步骤包括：S5.1：等待主、从时钟同步稳定输出后，通过上位机控制N个采集板卡的复位端信号RSTNADC_n，完成一次用于N个采集板卡的集中复位操作；S5.2：上位机根据预设的同步方式对ADC进行同步操作，等待一段时间直到所有ADC完成同步；S6：在采集板卡的高速接口器之前设置一个前端传输调整缓存模块，在板卡式多通道数据采集系统进行数据采集时，在数据从采集板卡上传至信号处理主板之前，由前端传输调整缓存模块对数据进行跨时钟域转换，将数据时钟转换至数据传输同步时钟上；S7：在信号处理主板的后端FPGA中配置数据存储FIFO对采集板卡上传的数据进行接收缓存，数据存储FIFO的读写时钟均为后端FPGA的数据处理同步时钟，数据存储FIFO的读写控制端由后端FPGA与上位机的DMA传输机制控制，上本文档来自技高网...

【技术保护点】
1.一种板卡式多通道数据采集系统的同步方法，其特征在于，包括以下步骤：S1：在板卡式多通道数据采集系统的信号处理主板中设置主时钟源，在每个采集板卡中设置从时钟源，采用以下方式构建得到时钟网络：主时钟源主时钟源产生参考时钟信号CLK_MOUT，分为N+1路，N表示板卡式多通道数据采集系统中的通道数量，其中N路参考时钟信号输出至信号处理主板中的N个卡槽数据处理单元，1路参考时钟信号输出至信号处理主板中的后端FPGA作为后端FPGA的数据处理同步时钟；每个卡槽数据处理单元与对应采集板卡中的高速接口器进行时钟传输，将参考时钟信号CLK_MOUT传输至对应采集板卡中的从时钟源；在每个采集板卡中，从时钟源以参考时钟信号CLK_MOUT作为输入，生成Hn+2路时钟信号CLK_SOUT，Hn表示第n个采集板卡中ADC的数量，Hn路时钟分别输出至采集板卡中的Hn片ADC作为采集参考时钟，1路时钟作为传输时域参考时钟，1路作为采集板卡到信号处理主板的数据传输同步时钟；S2：记N个采集板卡ADC所需的参考时钟频率为fADC_n，n＝1,2,…,N，采集板卡到信号处理主板的数据传输同步时钟频率为fM_SYNC，信号处理主板中后端FPGA的数据处理同步时钟为fSYS，则参考时钟信号CLK_MOUT的频率fREF计算公式如下：fREF≥max{fADC_1,fADC_2,…,fADC_N,fM_SYNC,fSYS}主时钟源芯片的输出频率fout、输出路数K应满足如下关系：fout≥fREFK≥N+1N个采集板卡采用同型号从时钟源芯片，其时钟输出路数L、时钟输入频率fS_in、时钟输出频率fS_out应满足如下关系：L≥max{H1,H2,…,HN}+2fS_in≥fREFfS_out≥max{fADC_1,fADC_2,…,fADC_N}根据以上方法确定主、从时钟源参数，生成主、从时钟源的控制指令；S3：在信息处理主板进行PCB设计时，需要令N+1路参考时钟信号CLK_MOUT的传输线等长，令N个采集板卡与信息处理主板之间的数据传输线与参考时钟信号CLK_MOUT的传输线等长；在N个采集板卡进行PCB设计时，需要令每个采集板卡中从时钟源芯片输出的Hn+2路时钟信号CLK_SOUT的传输线与Hn个ADC至高速接口器的数据传输线均等长；S4：在板卡式多通道数据采集系统进行初始化时，对主、从时钟源进行同步，首先建立一个N+2叉树的时钟复位链路TCLOCK_RST，即由树根控制端RSTNmain控制的两类树叶控制端RSTNMaster、RSTNslave_n的复位链路，树根控制端RSTNmain直接由系统上位机进行控制，树叶控制端RSTNMaster和RSTNslave_n分别控制主、从时钟源芯片的复位端口，其中RSTNMaster控制主时钟源的芯片复位，N个RSTNslave_n控制N路从时钟源的芯片复位；然后基于树型时钟复位链路进行主、从时钟源同步，具体步骤包括：S4.1：上位机控制RSTNMaster对主时钟源芯片执行一次复位操作；S4.2：上位机根据步骤S3所生成的主时钟源控制指令对主时钟源芯片寄存器进行配置；S4.3：上位机根据步骤S3生成的主时钟源控制指令对主时钟源芯片进行同步操作，等待一段时间直到主时钟源的K路时钟输出同步，然后进入步骤S4.4；S4.4：上位机通过N个RSTNslave_n对N个采集插槽中的从时钟芯片进行同时复位操作；S4.5：上位机根据步骤S3生成的从时钟源控制指令对从时钟芯片寄存器进行同时配置；S4.6：上位机根据步骤S3生成的从时钟源控制指令对从时钟芯片进行同步操作，等待一段时间直到从时钟源的L路时钟输出同步，主、从时钟同步完成；S5：在板卡式多通道数据采集系统进行初始化时，对从时钟源的输出时钟进行同步，首先建立一个L叉树的ADC复位链路TADC_RST，通过该复位链路树传输上位机发送的ADC采集同步复位信号，ADC复位链路TADC_RST的树根控制端RSTNADC由上位机控制，L叉树叶控制端的N个复位信号RSTNADC_n通过同步控制专用接口转发至N个采集板卡中的ADC同步采集端口；然后基于该ADC复位链路进行从时钟源输出时钟同步，具体步骤包括：S5.1：等待主、从时钟同步稳定输出后，通过上位机控制N个采集板卡的复位端信号RSTNADC_n，完成一次用于N个采集板卡的集中复位操作；S5.2：上位机根据预设的同步方式对ADC进行同步操作，等待一段时间直到所有ADC完成同步；S6：在采集板卡的高速接口器之前设置一个前端传输调整缓存模块，在板卡式多通道数据采集系统进行数据采集时，在数据从采集板卡上传至信号处理主板之前，由前端传输调整缓存模块对数据进行跨时钟域转换，将数据时钟转换至数据传输同步时钟上；S7：在信号处理主板的后端FP...

【技术特征摘要】
1.一种板卡式多通道数据采集系统的同步方法，其特征在于，包括以下步骤：S1：在板卡式多通道数据采集系统的信号处理主板中设置主时钟源，在每个采集板卡中设置从时钟源，采用以下方式构建得到时钟网络：主时钟源主时钟源产生参考时钟信号CLK_MOUT，分为N+1路，N表示板卡式多通道数据采集系统中的通道数量，其中N路参考时钟信号输出至信号处理主板中的N个卡槽数据处理单元，1路参考时钟信号输出至信号处理主板中的后端FPGA作为后端FPGA的数据处理同步时钟；每个卡槽数据处理单元与对应采集板卡中的高速接口器进行时钟传输，将参考时钟信号CLK_MOUT传输至对应采集板卡中的从时钟源；在每个采集板卡中，从时钟源以参考时钟信号CLK_MOUT作为输入，生成Hn+2路时钟信号CLK_SOUT，Hn表示第n个采集板卡中ADC的数量，Hn路时钟分别输出至采集板卡中的Hn片ADC作为采集参考时钟，1路时钟作为传输时域参考时钟，1路作为采集板卡到信号处理主板的数据传输同步时钟；S2：记N个采集板卡ADC所需的参考时钟频率为fADC_n，n＝1,2,…,N，采集板卡到信号处理主板的数据传输同步时钟频率为fM_SYNC，信号处理主板中后端FPGA的数据处理同步时钟为fSYS，则参考时钟信号CLK_MOUT的频率fREF计算公式如下：fREF≥max{fADC_1,fADC_2,…,fADC_N,fM_SYNC,fSYS}主时钟源芯片的输出频率fout、输出路数K应满足如下关系：fout≥fREFK≥N+1N个采集板卡采用同型号从时钟源芯片，其时钟输出路数L、时钟输入频率fS_in、时钟输出频率fS_out应满足如下关系：L≥max{H1,H2,…,HN}+2fS_in≥fREFfS_out≥max{fADC_1,fADC_2,…,fADC_N}根据以上方法确定主、从时钟源参数，生成主、从时钟源的控制指令；S3：在信息处理主板进行PCB设计时，需要令N+1路参考时钟信号CLK_MOUT的传输线等长，令N个采集板卡与信息处理主板之间的数据传输线与参考时钟信号CLK_MOUT的传输线等长；在N个采集板卡进行PCB设计时，需要令每个采集板卡中从时钟源芯片输出的Hn+2路时钟信号CLK_SOUT的传输线与Hn个ADC至高速接口器的数据传输线均等长；S4：在板卡式多通道数据采集系统进行初始化时，对主、从时钟源进行同步，首先建立一个N+2叉树的时钟复位链路TCLOCK_RST，即由树根控制端RSTNmain控制的两类树叶控制端RSTNMas...

【专利技术属性】
技术研发人员：程玉华，许波，陈凯，何小双，张杰，周文建，黄若冰，刘长剑，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51