一种具有记忆功能的神经突触网络制造技术

本发明专利技术涉及神经突触网络技术领域，特指一种具有记忆功能的神经突触网络。根据电容充放电存储信息的原理，给晶体管施加电压，使晶体管导通对电路中的电容进行充电，并通过对该种晶体管进行n×n阵列形式排布，形成具有记忆功能的神经突触网络。其中利用氧化钨作为薄膜晶体管的栅介质层，IZO作为沟道层实现双电层突触晶体管的制作。对双电层突触晶体管进行n×n阵列形式排布，通过电路连接形成具有记忆功能的神经突触网络。

【技术实现步骤摘要】
一种具有记忆功能的神经突触网络
本专利技术涉及神经突触网络
，特指一种具有记忆功能的神经突触网络。
技术介绍
传统计算机采用冯·诺依曼体系结构，其最主要特征是利用二进制逻辑运算来实现信息的处理和存储，而且整个过程是一步接一步的串行过程。又因为其存储部分和运算部分是分开的，所以实际运算过程中随着计算的复杂度增加，数据传输和运算效率都会大大降低。与传统计算机的结构不同，人的大脑是高度并行的信息处理方式，它有着完全不同于传统冯·诺依曼计算机的结构。它由1011个神经元组成，而神经元之间则通过1015个突触互联，构成了精巧而复杂的神经网络。除了在结构上，计算机系统在能耗和物理尺寸上也远远超过人脑。因此，寻求新型的低压、低能耗神经突触晶体管及其组成的神经突触网络已经成为近几年的研究热点之一。低压、低能耗的神经突触晶体管可有效减少器件及电路等的功率损耗。而仿人脑的神经突触网络可以解决传统计算机的冯·诺依曼瓶颈问题，实现高效的信息并行处理，从而在智能微电子学领域具有潜在的应用价值。神经突触网络是基于单个神经突触晶体管的模拟记忆功能工作，由这些突触晶体管组成阵列或电路在一定规则下，能够实现信息的处理和存储，使整个网络具有记忆性。近年来，国内外对神经网络进行了深入的研究，公告号为CN102456157A的中国专利技术专利申请公开了“一种神经元器件及神经网络”。此处所述是利用阻变材料实现的神经元器件组成的神经网络，通过外加电压的幅值和宽度以及脉冲个数的变化而改变电阻，实现运算功能。但仍不能像人的神经元一样具有记忆存储功能、高速信息处理能力和低电压驱动能力。因此，设计和开发具有记忆功能的神经突触网络就显得非常有意义。
技术实现思路
本专利技术的目的在于，针对上述问题，提供一种双电层突触晶体管及其阵列组成一种具有记忆功能的神经突触网络及其制备方法，(1)根据电容充放电存储信息的原理，给晶体管施加电压，使晶体管导通对电路中的电容进行充电，并通过对该种晶体管进行n×n阵列形式排布，形成具有记忆功能的神经突触网络。(2)其中利用氧化钨作为薄膜晶体管的栅介质层，IZO作为沟道层实现双电层突触晶体管的制作。(3)对双电层突触晶体管进行n×n阵列形式排布，通过电路连接形成具有记忆功能的神经突触网络。本专利技术解决其关键问题所采用的技术方案为：一种具有记忆功能的神经突触网络，其特征一方面在于，提供一种双电层突触晶体管，包括由下至上的柔性衬底、透明导电层、氧化钨栅介质层、沟道层及源漏电极。其特征另一方面在于，提供一种神经突触网络，该神经突触网络采用上述晶体管的n×n阵列形式分布，n值大于等于2，小于等于100，即每行每列都有n个双电层突触晶体管。每行晶体管的ITO栅极并联(B端)，每列晶体管的漏极并联(A端)，源极串联电容后接地。本专利技术以氧化钨作为栅介质层的双电层突触晶体管，如图1所示，其工作机制为：在栅极施加正电压时，栅介质层中的质子将迁移到靠近沟道侧，并与沟道层中带负电的电子形成双层导电层，使源漏极之间导通；在栅极施加负电压时，栅介质层中的质子将远离沟道侧，双层导电层消失，源漏极之间断开。同时本专利技术又以上述晶体管进行阵列排布，如图2所示，其工作机制为：利用电容充电保持电压值以实现信息存储的原理，在采用双电层突触晶体管的n×n阵列形式分布的网络中实现并联逻辑运算及信息存储功能。所述的柔性衬底为透明塑料。所述的透明导电层为ITO栅极，厚度为100nm～500nm。所述的沟道层为IZO，厚度为20～50nm。所述的源极和漏极采用Au、Ag或Al导电金属材料，厚度为200～500nm。所述的氧化钨栅介质层的厚度为500-1000nm。所述的每行晶体管的ITO栅极并联后形成B端，B端连接正或负电压；正电压记为1、负电压记为0。所述的每列晶体管的漏极并联后形成A端，A端连接电源；通电记为1、断电记为0。本专利技术通过对双电层突触晶体管阵列排布，形成一种具有记忆功能的神经突触网络，该网络在性能上具有高度并行处理信息以及存储信息的能力。而且相对于其他器件组成的神经网络其尺寸更小、能耗更低、结构更加简单，实际应用中更易于实现。附图说明图1为本专利技术以氧化钨作为栅介质层的双电层突触晶体管结构示意图。1.漏极(D)2.源极(S)3.IZO沟道4.氧化钨栅介质5.ITO栅极(G)6.透明塑料图2为本专利技术的一种具有记忆功能的神经突触网络的简化示意图。具体实施方式下面结合附图实施例对本专利技术进行详细描述，但不应以此限制本专利技术的保护范围。图1为双电层突触晶体管结构示意图，其中图中标记分别为：漏极1(D)、源极2(S)、IZO沟道3、氧化钨栅介质4、ITO栅极5(G)、透明塑料6。图2为神经突触网络的简化示意图，其中给出了4×4阵列双电层突触晶体管的电路连接方式。A端有四个引脚分别为标记为A1、A2、A3、A4，B端也进行相似标记为B1、B2、B3、B4。首先是双电层突触晶体管的制作，第一步是清洗具有ITO层的透明塑料柔性衬底，该衬底可直接在市场上购得，然后利用磁控溅射技术在ITO层上溅射一层500nm氧化钨栅介质层，接着采用溅射工艺在氧化钨栅介质层上溅射30nm的IZO沟道层，最后再通过溅射工艺和掩模技术在沟道层两侧溅射200nm的Ag源漏极。之后再进行4×4阵列电路的连接，如图2中所示，通过电路将双电层突触晶体管的栅极并联形成B端四个引脚，将其漏极并联形成A端四个引脚，之后在每个双电层突出晶体管的源极串联双耦合电容接地。本专利技术的技术原理是：对A端进行通断电，通电记为1，断电记为0。B端施加正负电压，正电压记为1，负电压记为0。当对A端四个引脚输入为0、1、0、0，B端四个引脚输入为1、0、0、0，则B1端施加正电压、A2端通电，在正电压电场的作用下，氧化钨栅介质层的质子向靠近沟道层侧迁移并且沟道层中电子向栅介质层靠近形成双层导电层，使晶体管源漏极之间导通，实现该神经突触网络对0、1的并联逻辑运算。同时导通的双电层突触晶体管，对其源极串联的双耦合电容充电，电容通过保存电压值实现对信息的记忆存储。介于A端、B端各有四个引脚，且每个引脚都可以输入0或1两种情况，则对于4×4阵列形式的网络就有24×24种，即256种运算形式。因此，可以实现大量数据的高度并行逻辑运算和信息存储功能。本文档来自技高网...

【技术保护点】
1.一种具有记忆功能的神经突触网络，其特征在于，所述神经突触网络采用双电层突触晶体管的n×n阵列形式分布，即每行每列都有n个双电层突触晶体管；所述的双电层突触晶体管，包括由下至上的柔性衬底、透明导电层、氧化钨栅介质层、沟道层及源漏电极；每行晶体管的透明导电层并联，每列晶体管的漏极并联，源极串联电容后接地。

【技术特征摘要】
1.一种具有记忆功能的神经突触网络，其特征在于，所述神经突触网络采用双电层突触晶体管的n×n阵列形式分布，即每行每列都有n个双电层突触晶体管；所述的双电层突触晶体管，包括由下至上的柔性衬底、透明导电层、氧化钨栅介质层、沟道层及源漏电极；每行晶体管的透明导电层并联，每列晶体管的漏极并联，源极串联电容后接地。2.如权利要求1所述的一种具有记忆功能的神经突触网络，其特征在于，所述的柔性衬底为透明塑料。3.如权利要求1所述的一种具有记忆功能的神经突触网络，其特征在于，所述的透明导电层为ITO栅极，厚度为100nm～500nm。4.如权利要求1所述的一种具有记忆功能的神经突触网络，其特征在于，所述的沟道层为IZO，厚度为20～50nm。5.如权利要求1所述的一种具有记忆功能的神经突触网络，其特征在于，所述的源极和漏极采用Au、Ag或Al导电金属材料，厚度为200～500nm。6.如权利要求1所述的一种具有记忆功能的神经突触网络，其特征在于，所述的氧...

【专利技术属性】
技术研发人员：郭立强，徐褚，胡永斌，陶剑，丁建宁，程广贵，
申请(专利权)人：江苏大学，
类型：发明
国别省市：江苏,32