输入输出设备的访问方法及装置制造方法及图纸

本发明专利技术提供的输入输出设备的访问方法及装置，通过接收并根据处理器核心发出的IO访问操作的目标地址，按照预设的多种判定逻辑中确定IO访问操作命中的判定逻辑，根据命中的判定逻辑所对应的寄存器组的预设属性位确定IO访问操作的类型。当确定IO访问操作为可加速写操作时，将IO访问操作写入缓冲列表，并向处理器核心反馈IO访问操作的写成功信号；当确定IO访问操作为可加速读操作时，向IO设备发送包括目标地址的第一读取请求以及目标地址的后续地址的第二读取请求，并接收IO设备返回的第一数据和第二数据；将第一数据发送至处理器核心，将第二数据存入数据缓冲区，从而提高了IO设备的读操作和写操作的速度，进而提高了访问效率。

【技术实现步骤摘要】
输入输出设备的访问方法及装置
本专利技术涉及一种计算机技术，尤其涉及一种输入输出设备的访问方法及装置。
技术介绍
现有的微机架构中，处理器核心与处理器核心以外的功能器件(如显卡、鼠标等)的通信交互是通过输入输出(InputOutput，简称IO)总线完成的，在其IO总线上传输的指令被称为IO访问操作。一般来说，由于处理器核心所发出的IO访问操作(如读操作和写操作)是直接针对输入输出设备(如输入输出设备中寄存器或存储空间)所发出的，而接收到该IO访问操作的输入输出设备需要严格按照IO访问操作中的配置操作顺序执行，以保证输入输出设备的正常运转。例如，当处理器核心向某一输入输出设备发送IO写操作时，处理器核心会将该IO写操作存入缓存里预先建立的一待提交列表中，只有该输入输出设备完成相应的写操作并向处理器核心进行反馈之后，处理器核心才能将待提交列表中的相应IO写操作标记为提交完成执行。又例如，当处理器核心向某一输入输出设备发送IO读操作时，输入输出设备将根据IO读操作中的目标地址读取相应存储区域内的数据并将数据反馈给处理器核心。也就是说，现有的利用IO总线对输入输出设备进行操作的处理方式虽然本文档来自技高网...

【技术保护点】
1.一种输入输出设备的访问方法，其特征在于,包括：接收处理器核心发出的IO访问操作；根据所述IO访问操作的目标地址，在预设的多种判定逻辑中确定IO访问操作命中的判定逻辑；根据所述命中的判定逻辑所对应的寄存器组的预设属性位确定IO访问操作的类型；当确定所述IO访问操作为可加速写操作时，将所述IO访问操作写入缓冲列表，并向所述处理器核心反馈IO访问操作的写成功信号；当确定所述IO访问操作为可加速读操作时，向IO设备发送包括所述目标地址的第一读取请求以及包括所述目标地址的后续地址的第二读取请求，并接收所述IO设备根据所述第一读取请求返回的第一数据和所述IO设备根据所述第二读取请求返回的第二数据；将所...

【技术特征摘要】
1.一种输入输出设备的访问方法，其特征在于,包括：接收处理器核心发出的IO访问操作；根据所述IO访问操作的目标地址，在预设的多种判定逻辑中确定IO访问操作命中的判定逻辑；根据所述命中的判定逻辑所对应的寄存器组的预设属性位确定IO访问操作的类型；当确定所述IO访问操作为可加速写操作时，将所述IO访问操作写入缓冲列表，并向所述处理器核心反馈IO访问操作的写成功信号；当确定所述IO访问操作为可加速读操作时，向IO设备发送包括所述目标地址的第一读取请求以及包括所述目标地址的后续地址的第二读取请求，并接收所述IO设备根据所述第一读取请求返回的第一数据和所述IO设备根据所述第二读取请求返回的第二数据；将所述第一数据发送至处理器核心，将所述第二数据存入数据缓冲区。2.根据权利要求1所述的访问方法，其特征在于，当确定所述IO访问操作为可加速读操作时,在所述向IO设备发送包括所述目标地址的第一读取请求之前，还包括：确定所述数据缓冲区内是否存有与所述目标地址相应的第一数据；相应的，所述向IO设备发送包括所述目标地址的第一读取请求以及包括所述目标地址的后续地址的第二读取请求，并接收所述IO设备根据所述第一读取请求返回的第一数据和所述IO设备根据所述第二读取请求返回的第二数据；将所述第一数据发送至处理器核心，将所述第二数据存入数据缓冲区，包括：当所述数据缓冲区内存有与所述目标相应的第一数据时，将所述第一数据发送至处理器核心，并向所述IO设备发送所述包括所述目标地址的后续地址的第二读取请求，接收所述IO设备根据所述第二读取请求返回的第二数据；将所述第二数据存入数据缓冲区；当所述数据缓冲区内不存有与所述目标相应的第一数据时，执行所述向IO设备发送包括所述目标地址的第一读取请求以及包括所述目标地址的后续地址的第二读取请求的步骤。3.根据权利要求1所述的访问方法，其特征在于，所述寄存器组为由基址寄存器和掩码寄存器组成的第一寄存器组、由基址寄存器和地址大小寄存器组成的第二寄存器组以及由起始地址寄存器和结束地址寄存器组成的第三寄存器组中的任意一个；相应的，所述根据所述IO访问操作的目标地址，在预设的多种判定逻辑中确定IO访问操作命中的判定逻辑，包括：对所述目标地址和预设的掩码地址进行位与运算并获得第一运算地址，当所述第一运算地址等于预设的基址地址时，所述IO访问操作命中与所述第一寄存器组对应的第一判定逻辑；或者，当所述目标地址大于等于预设的基址地址且所述目标地址大于等于预设的地址大小时，所述IO访问操作命中与所述第二寄存器组对应的第二判定逻辑；或者，所述目标地址大于等于预设的起始地址且所述目标地址小于等于预设的结束地址时，所述IO访问操作命中与所述第三寄存器组对应的第三判定逻辑。4.根据权利要求1所述的访问方法，其特征在于，所述预设属性位位于寄存器组的低两位；所述根据所述命中的判定逻辑所对应的寄存器组的预设属性位确定IO访问操作的类型，包括：根据所述寄存器组中的同一寄存器的第0位和第1位分别确定所述IO访问操作是否为可加速读操作和是否为可加速写操作。5.根据权利要求1所述的访问方法，其特征在于，所述确定所述IO访问操作为可加速读操作之后，还包括：判断所述缓冲列表中是否包括所述IO访问操作；若不包括，则执行所述向IO设备发送包括所述目标地址的第一读取请求以及包括所述目标地址的后续地址的第二读取请求的步骤；若包括，则在所述缓冲列表中的所述IO访问操作完成之后执行所述向IO设备发送包括所述目标地址的第一读取请求以及包括所述目标地址的后续地址的第二读取请求的步骤。6.根据权利要求1所述的访问方法，其特征在于，若根据所述命中的判定逻辑所对应的寄存器组的预设属性位确定IO访问操作的类型为不可加速写操作和不可加速读操作，则将所述IO访问操作发送至IO...

【专利技术属性】
技术研发人员：张爽爽，高翔，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：北京,11