一种控制电路及其驱动方法、栅极驱动芯片、检测装置制造方法及图纸

本发明专利技术公开了一种控制电路及其驱动方法、栅极驱动芯片、检测装置，该控制电路用于控制栅极驱动电路，包括延迟锁定环、组合逻辑译码器和X进制计数器；X进制计数器在每帧时间内计算时钟信号的脉冲个数，并将计数结果输出至组合逻辑译码器；组合逻辑译码器判断计数结果是否在预设阈值范围内，若是，则对延迟锁定环输出第一电平信号，若否，则对延迟锁定环输出第二电平信号；延迟锁定环在接收到第一电平信号时，将时钟信号延迟后作为使能信号输出至栅极驱动电路，使其根据时钟信号逐级驱动预设阈值范围内的各行栅线；在接收到第二电平信号时，不输出使能信号，使栅极驱动电路不能驱动预设阈值范围外的各行栅线，实现了对特定范围内栅线的扫描。

【技术实现步骤摘要】
一种控制电路及其驱动方法、栅极驱动芯片、检测装置
本专利技术涉及显示
，尤其涉及一种控制电路及器驱动方法、栅极驱动芯片、检测装置。
技术介绍
随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(GateDriveronArray，GOA)技术将栅极驱动电路(IntegratedCircuit，IC)集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极驱动电路的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制备工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计。但是，相关设计中的GOA电路只能够实现所有栅线的逐行扫描，无法实现特定范围内栅线的逐行扫描。
技术实现思路
有鉴于此，本专利技术实施例提供一种控制电路及其驱动方法、栅极驱动芯片、检测装置，用以实现特定范围内栅线的逐行扫描。因此，本专利技术实施例提供的一种控制电路，用于控制栅极驱动电路，包括：延迟锁定环、组合逻辑译码器和X进制计数器；所述X进制计数器被配置为在每帧时间内计算接收到的时钟信号的脉冲个数，并将计数结果输出至所述组合逻辑译码器；所述组合逻辑译码器被配置为判断所述计数结果是否在预设阈值范围内，若是，则对所述延迟锁定环输出第一电平信号，若否，则对所述延迟锁定环输出第二电平信号；所述延迟锁定环被配置为在接收到所述第一电平信号时，将接收到的所述时钟信号延迟后作为使能信号输出至所述栅极驱动电路，使所述栅极驱动电路根据所述时钟信号对在所述预设阈值范围内的各行栅线逐级输出栅极驱动信号；在接收到所述第二电平信号时，停止对所述栅极驱动电路输出所述使能信号，使所述栅极驱动电路对在所述预设阈值范围之外的各行栅线停止输出栅极驱动信号。在一种可能的实现方式中，在本专利技术实施例提供的上述控制电路中，还包括：时钟控制模块；所述组合逻辑译码器还被配置为在对所述延迟锁定环输出所述第一电平信号或所述第二电平信号的同时，对所述时钟控制模块输出相同的所述第一电平信号或所述第二电平信号；所述时钟控制模块被配置为根据接收到的时钟信号端发送的初始时钟信号，生成第一时钟信号和第二时钟信号，所述时钟信号包括所述第一时钟信号和所述第二时钟信号；在接收到所述第一电平信号时，将所述第一时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述X进制计数器；在接收到所述第二电平信号时，将所述第二时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述X进制计数器；其中，所述第一时钟信号的初始相位和所述第二时钟信号的初始相位一致，所述第二时钟信号的频率是所述第一时钟信号的频率的偶数倍。在一种可能的实现方式中，在本专利技术实施例提供的上述控制电路中，所述时钟控制模块，包括：锁相环和全局时钟选择缓冲器；所述锁相环被配置为根据接收到的所述初始时钟信号，生成所述第一时钟信号和所述第二时钟信号并输出至所述全局时钟选择缓冲器；所述全局时钟选择缓冲器被配置为在接收到所述第一电平信号时，将所述第一时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述X进制计数器；在接收到所述第二电平信号时，将所述第二时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述X进制计数器。在一种可能的实现方式中，在本专利技术实施例提供的上述控制电路中，还包括：非门；所述全局时钟选择缓冲器具体被配置为在接收到所述第一电平信号时，将所述第一时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述非门；在接收到所述第二电平信号时，将所述第二时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述非门；所述非门被配置为对接收到的包括所述第一时钟信号和所述第二时钟信号的所述时钟信号的边沿取反后输出至所述X进制计数器。在一种可能的实现方式中，在本专利技术实施例提供的上述控制电路中，还包括：输入时钟缓冲器；所述输入时钟缓冲器被配置为对接收到的所述初始时钟信号进行缓冲处理后输出至所述时钟控制模块；所述锁相环具体被配置为根据接收到的缓冲处理后的所述初始时钟信号，生成所述第一时钟信号和所述第二时钟信号。在一种可能的实现方式中，在本专利技术实施例提供的上述控制电路中，所述X进制计数器还被配置为在每帧时间内将初次计数结果输出至所述组合逻辑译码器的同时，对所述栅极驱动电路输出帧起始信号。相应地，本专利技术实施例还提供了一种上述控制电路的驱动方法，包括：X进制计数器在每帧时间内计算接收到的时钟信号的脉冲个数，并将计数结果输出至组合逻辑译码器；所述组合逻辑译码器判断所述计数结果是否在预设阈值范围内，若是，则对延迟锁定环输出第一电平信号，若否，则对所述延迟锁定环输出第二电平信号；所述延迟锁定环在接收到所述第一电平信号时，将接收到的所述时钟信号延迟后作为使能信号输出至栅极驱动电路，使所述栅极驱动电路根据所述时钟信号对在所述预设阈值范围内的各行栅线逐级输出栅极驱动信号；在接收到所述第二电平信号时，停止对所述栅极驱动电路输出所述使能信号，使所述栅极驱动电路对在所述预设阈值范围之外的各行栅线停止输出栅极驱动信号。基于同一专利技术构思，本专利技术实施例还提供了一种栅极驱动芯片，包括栅极驱动电路，以及上述控制电路。在一种可能的实现方式中，在本专利技术实施例提供的上述栅极驱动芯片中，所述栅极驱动电路，包括：X位移位寄存器和电平转换器；所述X位移位寄存器被配置为根据时钟信号生成栅极驱动信号，并将所述栅极驱动信号输出至所述电平转换器；所述电平转换器被配置为在使能信号的控制下，将所述栅极驱动信号逐级输出至在预设阈值范围内的各行栅线。基于同一专利技术构思，本专利技术实施例提供了一种检测装置，包括X射线平板探测器，以及上述栅极驱动芯片。本专利技术有益效果如下：本专利技术实施例提供的控制电路及其驱动方法、栅极驱动芯片、检测装置中，该控制电路用于控制栅极驱动电路，包括：延迟锁定环、组合逻辑译码器和X进制计数器；其中，X进制计数器被配置为在每帧时间内计算接收到的时钟信号的脉冲个数，并将计数结果输出至组合逻辑译码器；组合逻辑译码器被配置为判断计数结果是否在预设阈值范围内，若是，则对延迟锁定环输出第一电平信号，若否，则对延迟锁定环输出第二电平信号；延迟锁定环被配置为在接收到第一电平信号时，将接收到的时钟信号延迟后作为使能信号输出至栅极驱动电路，使栅极驱动电路根据时钟信号对在预设阈值范围内的各行栅线逐级输出栅极驱动信号；在接收到第二电平信号时，停止对栅极驱动电路输出使能信号，使栅极驱动电路对在预设阈值范围之外的各行栅线停止输出栅极驱动信号，由此实现了对特定范围内栅线的逐行扫描。附图说明图1至图6分别为本专利技术实施例提供的栅极驱动芯片的结构示意图；图7为本专利技术实施例提供的控制电路的驱动方法的流程图；图8为本专利技术实施例提供的检测装置的结构示意图；图9为本专利技术实施例提供的栅极驱动芯片的工作时序图。具体实施方式下面结合附图，对本专利技术实施例提供的控制电路及其驱动方法、栅极驱动芯片、检测装置的具体实施方式进行详细的说明。需要说明的是本说明书所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例；并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合；此外，基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都本文档来自技高网...

【技术保护点】
1.一种控制电路，用于控制栅极驱动电路，其特征在于，包括：延迟锁定环、组合逻辑译码器和X进制计数器；所述X进制计数器被配置为在每帧时间内计算接收到的时钟信号的脉冲个数，并将计数结果输出至所述组合逻辑译码器；所述组合逻辑译码器被配置为判断所述计数结果是否在预设阈值范围内，若是，则对所述延迟锁定环输出第一电平信号，若否，则对所述延迟锁定环输出第二电平信号；所述延迟锁定环被配置为在接收到所述第一电平信号时，将接收到的所述时钟信号延迟后作为使能信号输出至所述栅极驱动电路，使所述栅极驱动电路根据所述时钟信号对在所述预设阈值范围内的各行栅线逐级输出栅极驱动信号；在接收到所述第二电平信号时，停止对所述栅极驱动电路输出所述使能信号，使所述栅极驱动电路对在所述预设阈值范围之外的各行栅线停止输出栅极驱动信号。

【技术特征摘要】
1.一种控制电路，用于控制栅极驱动电路，其特征在于，包括：延迟锁定环、组合逻辑译码器和X进制计数器；所述X进制计数器被配置为在每帧时间内计算接收到的时钟信号的脉冲个数，并将计数结果输出至所述组合逻辑译码器；所述组合逻辑译码器被配置为判断所述计数结果是否在预设阈值范围内，若是，则对所述延迟锁定环输出第一电平信号，若否，则对所述延迟锁定环输出第二电平信号；所述延迟锁定环被配置为在接收到所述第一电平信号时，将接收到的所述时钟信号延迟后作为使能信号输出至所述栅极驱动电路，使所述栅极驱动电路根据所述时钟信号对在所述预设阈值范围内的各行栅线逐级输出栅极驱动信号；在接收到所述第二电平信号时，停止对所述栅极驱动电路输出所述使能信号，使所述栅极驱动电路对在所述预设阈值范围之外的各行栅线停止输出栅极驱动信号。2.如权利要求1所述的控制电路，其特征在于，还包括：时钟控制模块；所述组合逻辑译码器还被配置为在对所述延迟锁定环输出所述第一电平信号或所述第二电平信号的同时，对所述时钟控制模块输出相同的所述第一电平信号或所述第二电平信号；所述时钟控制模块被配置为根据接收到的时钟信号端发送的初始时钟信号，生成第一时钟信号和第二时钟信号，所述时钟信号包括所述第一时钟信号和所述第二时钟信号；在接收到所述第一电平信号时，将所述第一时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述X进制计数器；在接收到所述第二电平信号时，将所述第二时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述X进制计数器；其中，所述第一时钟信号的初始相位和所述第二时钟信号的初始相位一致，所述第二时钟信号的频率是所述第一时钟信号的频率的偶数倍。3.如权利要求2所述的控制电路，其特征在于，所述时钟控制模块，包括：锁相环和全局时钟选择缓冲器；所述锁相环被配置为根据接收到的所述初始时钟信号，生成所述第一时钟信号和所述第二时钟信号并输出至所述全局时钟选择缓冲器；所述全局时钟选择缓冲器被配置为在接收到所述第一电平信号时，将所述第一时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述X进制计数器；在接收到所述第二电平信号时，将所述第二时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述X进制计数器。4.如权利要求3所述的控制电路，其特征在于，还包...

【专利技术属性】
技术研发人员：陆政华，孟晨，孙伟，王永波，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京,11