一种瞬态电压抑制器及其制作方法技术

本发明专利技术涉及一种瞬态电压抑制器及其制作方法，所述方法包括：提供衬底；在所述衬底上形成沟槽；在所述沟槽侧壁及底部的衬底区域内交替形成多个第一导电类型及第二导电类型的注入子区，其中，在所述沟槽底部的衬底区域内形成的是第一导电类型的注入子区，在所述沟槽侧壁的衬底区域的顶部内形成的是第二导电类型的注入子区；在所述沟槽侧壁上形成侧墙；形成第一电极及第二电极；其中，所述第一电极形成于所述沟槽内与位于所述沟槽底部的第一导电类型的注入子区电连接，所述第二电极与位于所述沟槽侧壁的衬底区域的顶部的第二导电类型的注入子区电连接。

【技术实现步骤摘要】
一种瞬态电压抑制器及其制作方法
本专利技术涉及半导体
，具体的说是一种瞬态电压抑制器及其制作方法。
技术介绍
瞬态电压抑制器是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。以功率MOS管(metal-oxid-semiconductor，金属-氧化物-半导体)为例，目前常用的瞬态电压抑制器均做在器件的栅极衬垫上，起到放电保护栅极氧化层的作用。由于当前的瞬态电压抑制器通常为平面结构，对于某些器件或电路，若要增加瞬态电压抑制器的保护电压，就必须要串联更多的二极管以实现分压，这对于面积的浪费不可避免，同时也不利于器件或电路的布局。
技术实现思路
本专利技术实施例提供了一种瞬态电压抑制器及其制作方法，可以实现在不增加器件面积的前提下增加保护电压，可靠性高，且性能稳定。第一方面，本专利技术提供了一种瞬态电压抑制器，包括：具有一沟槽的衬底；形成在所述沟槽侧壁及底部的衬底区域的多个交替的第一导电类型及第二导电类型的注入子区，其中，在所述沟槽底部对应的衬底区域内形成的是第一导电类型的注入子区，在所述沟槽侧壁对应的衬底区域的顶部内形成的是第二导电类型的注入子区；形成于所述沟槽侧壁上的侧墙；第一电极，所述第一电极形成于所述沟槽内与位于所述沟槽底部的第一导电类型的注入子区电连接；及第二电极，所述第二电极与位于所述衬底上表面的第二导电类型的注入子区电连接。第二方面，本专利技术提供了一种瞬态电压抑制器的制作方法，所述方法包括：提供衬底；在所述衬底上形成沟槽；在所述沟槽侧壁及底部的衬底区域内交替形成多个第一导电类型及第二导电类型的注入子区，其中，在所述沟槽底部对应的衬底区域内形成的是第一导电类型的注入子区，在所述沟槽侧壁对应的衬底区域的顶部内形成的是第二导电类型的注入子区；在所述沟槽侧壁上形成侧墙；形成第一电极及第二电极；其中，所述第一电极形成于所述沟槽内与位于所述沟槽底部的第一导电类型的注入子区电连接，所述第二电极与位于所述沟槽侧壁的衬底区域的顶部的第二导电类型的注入子区电连接。本专利技术实施例通过形成所述沟槽以及在所述沟槽侧壁及底部的衬底区域内形成多个交替的第一导电类型及第二导电类型的注入子区的方式，进而形成所述瞬态电压抑制器，若需要增加瞬态电压抑制器的保护电压，仅需增加沟槽的深度，增加掺杂离子的注入即可，不需要增加器件的面积，同时也方便器件或电路的布局。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术一实施例提供的瞬态电压抑制器的制造方法的流程示意图；图2是本专利技术一实施例提供的瞬态电压抑制器的剖面结构示意图；图3至图16是本专利技术一实施例提供的瞬态电压抑制器的形成过程的剖面结构示意图；图17是本专利技术另一实施例提供的瞬态电压抑制器的剖面结构示意图；附图标记说明中：1、衬底；2、沟槽；3、注入区；31、第一注入子区；32、第二注入子区；4、介质层；51、氧化层；52、侧墙；61、第一电极；62、第二电极；7、掩膜层。具体实施方式为了使本专利技术的目的、技术方案和有益技术效果更加清晰明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该专利技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。请参阅图1及图2，一种瞬态电压抑制器的制作方法，包括：步骤S01：提供衬底1；步骤S02：在所述衬底1上形成沟槽2；步骤S03：在所述沟槽2侧壁及底部的衬底1区域内交替形成多个第一导电类型的注入子区31及第二导电类型的注入子区32，其中，在所述沟槽2底部对应的衬底1区域内形成的是第一导电类型的注入子区31，在所述沟槽2侧壁对应的衬底1区域顶部内形成的是第二导电类型的注入子区32；步骤S04：在所述沟槽2侧壁上形成侧墙52；步骤S05：形成第一电极61及第二电极62；其中，所述第一电极61形成于所述沟槽2内与位于所述沟槽2底部的第一导电类型的注入子区31电连接，所述第二电极62与位于所述沟槽2侧壁的衬底1区域顶部的第二导电类型的注入子区32电连接。可以理解，通过形成所述沟槽2以及在所述沟槽2侧壁及底部的衬底1区域内形成多个交替的第一导电类型的注入子区31及第二导电类型的注入子区32的方式，进而形成所述瞬态电压抑制器，若需要增加瞬态电压抑制器的保护电压，仅需增加沟槽2的深度，增加掺杂离子的注入即可，不需要增加器件的面积，同时也方便器件或电路的布局。下面参照附图，对上述形成所述瞬态电压抑制器的方法加以详细阐述。为方便后面的描述，特在此说明：所述第一导电类型可以为N型，那么，所述第二导电类型为P型，反之，所述第一导电类型也可以为P型，相应的，所述第二导电类型为N型。在接下来的实施例中，均以所述第一导电类型为N型及所述第二导电类型为P型为例进行描述，但并不对此进行限定。请参照附图3，执行步骤S01：提供衬底1；具体的，所述衬底1作为所述瞬态电压抑制器的载体，主要起到支撑的作用。在本实施方式中，所述衬底1的为材质为硅衬底1，硅为最常见、低廉且性能稳定的半导体材料，在其他实施方式中，所述衬底1的材质还可以为硅衬底、锗衬底或者锗硅衬底等。在本实施方式中，所述衬底1不含掺杂离子，在其他实施方式中，所述衬底1还可为P型或N型的轻掺杂衬底。请参照附图4，执行步骤S02：在所述衬底1上形成沟槽2，所述沟槽2形成于所述衬底1的上表面，具体的，形成所述沟槽2的过程可以为：在所述衬底1上形成刻蚀阻挡层(图未示)，然后在刻蚀阻挡层上形成光刻胶层(图未示)，之后采用具有所述沟槽2图形的掩膜版对所述光刻胶层进行曝光，再进行显影，得到具有所述沟槽2图形的光刻胶层。以具有所述沟槽2图形的光刻胶层为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述沟槽2的图形开口(图未示)。然后以具有所述沟槽2图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述衬底1区域，进而在所述衬底1内形成所述沟槽2，所述沟槽2的宽度通常在为1-2um之间。此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层。请参照附图5，执行步骤S03：在所述沟槽2侧壁及底部的衬底1区域内交替形本文档来自技高网...

【技术保护点】
1.一种瞬态电压抑制器的制作方法，其特征在于，所述方法包括：提供衬底；在所述衬底上形成沟槽；在所述沟槽侧壁及底部的衬底区域内交替形成多个第一导电类型及第二导电类型的注入子区，其中，在所述沟槽底部对应的衬底区域内形成的是第一导电类型的注入子区，在所述沟槽侧壁对应的衬底顶部区域内形成的是第二导电类型的注入子区；在所述沟槽侧壁上形成侧墙；形成第一电极及第二电极；其中，所述第一电极形成于所述沟槽内与位于所述沟槽底部的第一导电类型的注入子区电连接，所述第二电极与位于所述沟槽侧壁的衬底顶部区域的第二导电类型的注入子区电连接。

【技术特征摘要】
1.一种瞬态电压抑制器的制作方法，其特征在于，所述方法包括：提供衬底；在所述衬底上形成沟槽；在所述沟槽侧壁及底部的衬底区域内交替形成多个第一导电类型及第二导电类型的注入子区，其中，在所述沟槽底部对应的衬底区域内形成的是第一导电类型的注入子区，在所述沟槽侧壁对应的衬底顶部区域内形成的是第二导电类型的注入子区；在所述沟槽侧壁上形成侧墙；形成第一电极及第二电极；其中，所述第一电极形成于所述沟槽内与位于所述沟槽底部的第一导电类型的注入子区电连接，所述第二电极与位于所述沟槽侧壁的衬底顶部区域的第二导电类型的注入子区电连接。2.根据权利要求1所述的方法，其特征在于，所述多个注入子区包括N+1个第一注入子区及N个第二注入子区，所述第一注入子区为所述第一导电类型的注入子区，所述第二注入子区为第二导电类型的注入子区，其中，N为正奇数。3.根据权利要求2所述的方法，其特征在于，形成所述N+1个第一注入子区及N个第二注入子区的步骤包括：在所述沟槽侧壁做第一注入，以在所述沟槽侧壁及底部的衬底区域内形成第一导电类型的注入区；在所述注入区内做N次第二注入，且在做每一次所述第二注入前在所述沟槽底部形成一层介质层，每次第二注入均以累积形成的介质层作为掩摸，逐步形成所述多个注入子区，其中，做第一次第二注入时的离子导电类型与做所述第一注入的离子导电类型相反且离子注入剂量高于所述第一注入的离子注入剂量，以将所述沟槽侧壁暴露出的注入区区域反型成第二导电类型；在N不为1的情况下，做第二次到第N次的第二注入时的离子浓度相对于做第一次第二注入依次增加且均与前一次的第二注入的导电类型相反，以分别将所述沟槽侧壁暴露出的注入区区域的导电类型反型成与前一次第二注入后相反；去除所述沟槽内的介质层。4.根据权利要求1所述的方法，其特征在于，在所述沟槽底部形成所述介质层的步骤包括：在所述衬底表面以及所述沟槽内淀积氧化物；回刻蚀所述氧化物至一定厚度，以形成所述介质层。5.根据权利要求2所述的方法，其特征在于，所述第一次第二注入的离子注入剂量为所述第一注入的两倍，在N不为1的情况下，所述第二到第N次的第二注入的离子注入剂量分别为其前一次第二注入的两倍。6.根据权利要求1所述的方法，其特征在于，所述侧墙的形成步...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：深圳市南硕明泰科技有限公司，
类型：发明
国别省市：广东,44