基于FPGA的模拟信号FFT实现方法及其电路技术

本发明专利技术公开了一种基于FPGA的模拟信号的FFT实现方法，包括步骤：S1、将模拟采样信号的电压衰减，输出模拟电压信号；S2、将模拟电压信号进行A/D转换，输出数字信号；S3、将数字信号输入至FPGA中的IP核，调用IP核实现FFT变换及计算，输出FFT转换结果；S4、调用FPGA中的嵌入式逻辑分析仪对模拟采样信号、数字信号、FFT转换结果进行频谱分析；S5、通过计算得到信号频率、直流分量、其他分量、相位，并分别与模拟采样信号的信号频率、直流分量、其他分量、相位进行比较。本发明专利技术可移植性强，可以方便地修改处理信号的点数；实时响应性好；可方便利用嵌入式软探针对数据进行抓取和分析；速度快，可以达百兆级；硬件资源占用率低。

【技术实现步骤摘要】
基于FPGA的模拟信号FFT实现方法及其电路
本专利技术涉及信号处理的频谱分析
，涉及模拟信号的频谱分析技术，特别涉及一种基于FPGA的模拟信号的FFT实现方法及其电路。
技术介绍
频谱分析是信号处理的重要内容之一，是指将时域信号变换至频域加以分析的方法。频谱分析的目的是把复杂的时间历程波形，经过傅里叶变换分解为若干单一的谐波分量，以获得信号的频率结构以及各谐波和相位信息。离散傅里叶变换是数字信号的离散谱，是可以用数字电路实现的频谱分析工具。一般来说，频谱分析均采用数字化的方法实现。模拟信号的频谱分析，首先需要对模拟信号进行采样，使其离散化，然后利用离散傅里叶变换(DFT)对幅度和相位进行分析。离散傅里叶变换(DFT)的运算量与运算点数有着密切的关系，当运算点数较大时，如1K点以上时，很多微处理器会由于运算时间过长使得实时性明显变差，有些微处理器甚至会因为资源不足而没法处理。快速傅里叶变换(FFT)则是离散傅里叶变换(DFT)的快速算法，可以有效降低运算量。如何更有效地降低离散傅里叶变换(DFT)的运算量、如何获得更好的实时处理效果是数字信号处理领域的两大永恒话题。基于FPGA的FFT实现主要有两种方法。其一为利用FPGA丰富的逻辑门资源，用硬件描述语言实现。此方法对程序员的要求较高，而且一旦FFT点数发生变化，程序又得重新编写，可移植性不强，而且串行结构的FFT实时性不够理想。其二为利用FPGA丰富的IP核资源。此方法需要产生较复杂的控制时序，但实时性好，修改FFT点数方便，可移植性强，但此方法在常规设计中只提及使用IP核来进行操作，但具体针对模拟采样信号从开始到实现FFT变换并没有提及，同时在常规设计中对FFT变换后的结果通常使用MATLAB来计算，其效果不够直观。
技术实现思路
本专利技术所要解决的技术问题是：提供一种基于FPGA的模拟信号的FFT实现方法，能够进行快速的傅里叶变换，同时针对其结果能够直观的进行验证。本专利技术解决上述问题所采用的技术方案为：提供一种基于FPGA的模拟信号的FFT实现方法，所述FFT实现方法包括以下步骤：S1、将模拟采样信号的电压衰减至A/D采样电路所需的输入模拟电压范围内，输出模拟电压信号；S2、将所述模拟电压信号进行A/D转换，输出数字信号；S3、将所述数字信号输入至所述FPGA中的IP核，调用所述IP核实现FFT变换及计算，输出FFT转换结果；S4、调用所述FPGA中的嵌入式逻辑分析仪实时对所述模拟采样信号、所述数字信号、所述FFT转换结果进行频谱分析；S5、设采样频率为fs，采样点数为N，频域值的索引为k，信号的频率f与FFT转换结果X(k)之间的关系式为：信号的幅度值A与FFT转换结果的实部Xreal(k)、FFT转换结果的虚部Ximag(k)之间的关系为：直流分量：其它分量：相位计算为：将计算出的信号频率f、直流分量A1、其他分量A2、相位分别与模拟采样信号的信号频率、直流分量、其他分量、相位进行比较；若任意相对的两个数字之间误差在1％以下，则判断其FFT结果正确；反之错误。优选的，在步骤S3之后，执行步骤S31：将所述FFT转换结果输入至所述FPGA中的IP核，调用所述IP核进行IFFT变换，将所述IFFT变换后的结果输入至D/A恢复电路，输出处理后的模拟恢复信号。这样，通过逆运算能够更佳直观的对其结果进行验证。优选的，在步骤S4中，所述嵌入式逻辑分析仪还实时对所述IFFT变换后的结果和所述模拟恢复信号进行频谱分析。这样，对结果进行频谱分析，能够直观的得出对应型号的频率和峰峰值等信息。优选的，在步骤S5中，通过对比所述模拟采样信号与所述模拟恢复信号的峰峰值和频率，来验证FFT结果是否正确；若两则之间误差在1％以下，则判断其结果正确；反之错误。优选的，于所述模拟信号的频率值不能刚好落在N点FFT的对应频率通道上时，需提高频谱分辨率F；其中，F的定义式其中，提高F的方法有：降低采样频率fs，但至少满足香农采样定理fs≥2fc；增加采样点数N。一种基于FPGA的模拟信号的FFT实现电路，所述电路包括：电源模块；时钟分频电路，与所述电源模块电连接，用以产生所需的起振频率；衰减偏置电路，与所述电源电路电连接，用以将模拟信号的电压衰减至A/D采样电路所需的输入模拟电压范围内；A/D采样电路，与所述时钟分频电路和所述衰减偏置电路电连接，用以接收衰减后的模拟电压，转换成数字量；FFT控制时序电路，与所述时钟分频电路电连接，用以产生控制FFT进行的时序信号；FFT_IP核电路，与所述时钟分频电路电连接，用于驱动起振所述FFT_IP核电路；与所述A/D采样电路电连接，用以接收输出的所述数字量；还与所述FFT控制时序电路电连接，用以根据所述时序信息和所述数字量执行FFT变换，并输出FFT的转换结果和其缩放因子；IFFT_IP核电路，与所述时钟分频电路电连接，用于驱动起振所述IFFT_IP核电路；与所述FFT_IP核电路电连接，用以根据所述FFT的转换结果执行IFFT变换，并输出IFFT的转换结果和其对应的缩放因子；D/A恢复电路，与所述IFFT_IP核电路电连接，用以根据所述IFFT的转换结果执行转化，输出处理后的模拟恢复信号。优选的，使用一时钟触发信号，所述时钟触发信号直接与所述FPGA中FFT_IP核电路电连接，所述时钟触发信号通过一非门电路与所述IFFT_IP核电路电连接。这样，时钟触发信号能够分别对FFT_IP核电路和IFFT_IP核电路起振激励，同时也使两个电路之间有一定的时间差。所述衰减偏置电路包括一电压反馈放大器，所述电压反馈放大器连接一输入电阻和一负载电阻，所述输入电阻与所述负载电阻的比值为5:1。这样，能够将常规的模拟信号输入电压-5V-+5V衰减至0-2V。与现有技术相比，本专利技术的优点在于：1)可移植性强，可以方便地修改处理信号的点数；2)实时响应性好，从信号输入到输出的延时为毫秒级；3)可以方便地利用嵌入式软探针对数据进行抓取和分析；4)速度快，可以达百兆级；5)硬件资源占用率低。附图说明图1所示为本专利技术基于FPGA的模拟信号的FFT实现方法流程示意图一；图2所示为本专利技术利用FPGA芯片实现图1中方法的衰减偏置电路图；图3所示为本专利技术利用FPGA芯片实现图1中方法的部分RTL图；图4所示为本专利技术图2中的时序仿真波形图；图5本专利技术基于FPGA的模拟信号的FFT实现方法流程示意图二；图6所示为本专利技术利用FPGA芯片实现图5中方法的逆运算验证部分RTL图；图7所示为本专利技术图3和图6中的时序仿真波形图。具体实施方式下面结合附图对本专利技术的实施例作进一步描述。实施例一如图1所示，本实施例涉及一种基于FPGA的模拟信号的FFT实现方法，FFT实现方法包括以下步骤：S1、信号处理：将模拟采样信号输入至衰减偏置电路处理，用以将模拟采样信号的电压衰减至A/D采样电路所需的输入模拟电压范围内；S2、A/D转换：经衰减偏置电路处理后的模拟电压信号输入至A/D采样电路进行A/D转换，输出数字信号；S3、FFT变换及计算：将数字信号输入至FPGA中的IP核，调用IP核实现FFT变换及计算，输出FFT转换结果；S4、频谱分析：调用FPGA自带的在线测试工具嵌入式逻辑分析仪实时本文档来自技高网...

【技术保护点】
1.一种基于FPGA的模拟信号的FFT实现方法，其特征在于：所述FFT实现方法包括以下步骤：S1、将模拟采样信号的电压衰减至A/D采样电路所需的输入模拟电压范围内，输出模拟电压信号；S2、将所述模拟电压信号进行A/D转换，输出数字信号；S3、将所述数字信号输入至所述FPGA中的IP核，调用所述IP核实现FFT变换及计算，输出FFT转换结果；S4、调用所述FPGA中的嵌入式逻辑分析仪实时对所述模拟采样信号、所述数字信号、所述FFT转换结果进行频谱分析；S5、设采样频率为fs，采样点数为N，频域值的索引为k，信号的频率f与FFT转换结果X(k)之间的关系式为：

【技术特征摘要】
1.一种基于FPGA的模拟信号的FFT实现方法，其特征在于：所述FFT实现方法包括以下步骤：S1、将模拟采样信号的电压衰减至A/D采样电路所需的输入模拟电压范围内，输出模拟电压信号；S2、将所述模拟电压信号进行A/D转换，输出数字信号；S3、将所述数字信号输入至所述FPGA中的IP核，调用所述IP核实现FFT变换及计算，输出FFT转换结果；S4、调用所述FPGA中的嵌入式逻辑分析仪实时对所述模拟采样信号、所述数字信号、所述FFT转换结果进行频谱分析；S5、设采样频率为fs，采样点数为N，频域值的索引为k，信号的频率f与FFT转换结果X(k)之间的关系式为：信号的幅度值A中的直流分量A1和其他分量A2与FFT转换结果的实部Xreal(k)、FFT转换结果的虚部Ximag(k)之间的关系为：直流分量：其它分量：相位计算为：将计算出的信号频率f、直流分量A1、其他分量A2、相位分别与模拟采样信号的信号频率、直流分量、其他分量、相位进行比较；若任意相对的两个数字之间误差在1％以下，则判断其FFT结果正确；反之错误。2.根据权利要求1所述的基于FPGA的模拟信号的FFT实现方法，其特征在于：在步骤S3之后，执行步骤S31：将所述FFT转换结果输入至所述FPGA中的IP核，调用所述IP核进行IFFT变换，将所述IFFT变换后的结果输入至D/A恢复电路，输出处理后的模拟恢复信号。3.根据权利要求2所述的基于FPGA的模拟信号的FFT实现方法，其特征在于：在步骤S4中，所述嵌入式逻辑分析仪还实时对所述IFFT变换后的结果和所述模拟恢复信号进行频谱分析。4.根据权利要求3所述的基于FPGA的模拟信号的FFT实现方法，其特征在于：在步骤S5中，通过对比所述模拟采样信号与所述模拟恢复信号的峰峰值和频率，来验证FFT结果是否正确；若两则之间误差在1％以下，则判断其结果正确；反之错误。5.根据权利要求1所述的基于FPGA的模拟信号的F...

【专利技术属性】
技术研发人员：谢智波，陆智超，翁海文，何经杯，
申请(专利权)人：浙江万里学院，
类型：发明
国别省市：浙江,33