电压采样电路及电路系统技术方案

本发明专利技术提供了一种电压采样电路及电路系统，其中，该电压采样电路包括：用于对BUS电路进行采样的差分采样电路，其中，在所述差分采样电路与其他BUS电路的连接处，均在所述差分采样电路一侧设置有阻断单元。采用上述技术方案，解决了相关技术中的差分采样电路中各路BUS不均压的问题，阻断采样电路引起的充电回路，保证了各个BUS位置电压稳定。

【技术实现步骤摘要】
电压采样电路及电路系统
本专利技术涉及通信领域，具体而言，涉及一种电压采样电路及电路系统。
技术介绍
在相关技术中，开关电源目前都在向着高功率密度、高效率、低成本的目标发展。提高电源功率密度，可以通过选用封装较小的同性能器件，还可以通过提高开关频率从而减小变压器、电感等磁性器件的体积。高效率则需要减小开关管开关损耗和导通损耗，可通过选用新的元器件和合适的拓扑结构来实现。低成本则需要在满足高功率密度和高效率的前提下通过拓扑结构和器件的选择来降低成本，当然，拓扑结构的选择也决定了所用器件的选择范围。多路图腾柱无桥PFC输入串联的结构可利用低压器件导通阻抗小的特点来实现较高的效率并有利于功率密度的提升。PFC电路中BUS电压值直接参与环路计算，决定着BUS电压的稳定性，因此BUS电压的采样电路对整个系统的环路调节至关重要。多路图腾柱无桥PFC输入串联的结构虽然可以降低开关器件的耐压等级、提高效率、减小输入纹波，但其各路BUS电容通过开关管串联，使得总BUS的电压采样变得困难。因此，需要对每一个BUS电容的电压进行分开采样再通过软件求和作为总的BUS电压参与环路计算。目前的电压采样电路中比较常用的方式为电阻分压采样电路和差分采样电路。电阻分压采样电路是通过两个电阻对需要采样的电压进行分压然后通过电压跟随器和滤波电路将采样信号送入CPU进行处理，其优点是电路结构简单，调试方便，缺点是被采样的电压需要跟信号处理电路共地，采样信号干扰比较大。差分采样电路是对两个输入信号的差值进行处理，能够有效消除共模干扰。对于多路串联的PFC结构由于各个BUS电容不共地，需要用到差分采样电路，但多路串联输入的PFC结构复杂，每路BUS电压都需要差分采样电路，会导致电路通过采样电路形成回路使得各路BUS不均压。BUS不均压会导致环路控制不稳甚至导致单路BUS过压损坏器件或者系统异常关机。针对相关技术中的差分采样电路中各路BUS不均压的问题，目前还没有有效的解决方案。
技术实现思路
本专利技术实施例提供了一种电压采样电路及电路系统，以至少解决相关技术中的差分采样电路中各路BUS不均压的问题。根据本专利技术的一个实施例，提供了一种电压采样电路，包括：用于对BUS电路进行采样的差分采样电路，其中，在所述差分采样电路与其他BUS电路的连接处，均在所述差分采样电路一侧设置有阻断单元。可选地，在所述差分采样电路与其他BUS电路的连接处，均在所述差分采样电路一侧设置有阻断单元，包括：所述差分采样电路中运算放大器处未设置有所述阻断单元。可选地，所述阻断单元用于阻止所述差分采样电路中低电压处电流向高电压处回流。可选地，在所述差分采样电路与其他BUS电路的连接处，均在所述差分采样电路一侧设置有阻断单元，包括：在所述差分采样电路中与电源VCC的连接处，和/或与GND的连接处，均设置有所述阻断单元。可选地，所述差分采样电路中的阻断单元的个数为三个。可选地，所述阻断单元包括以下之一：二极管，MOS管，继电器。可选地，所述电压采样电路应用于多路功率因数校正PFC串联输入电路。可选地，所述差分采样电路通过高阻隔离电路连接至所述BUS电路的BUS电容，其中，在所述高阻隔离电路上，对应所述BUS电容的正负两侧分别设置有等数目的电阻。可选地，所述差分采样电路的输出电流通过滤波器连接至所述BUS电路的控制单元。根据本专利技术的另一个实施例，提供了一种电路系统，包括多个上述实施例任一项中所述的电压采样电路。通过本专利技术，在BUS电路的差分采样电路中，在该差分采样电路与其他BUS电路连接处，包括连接VCC或者GND的位置，设置阻断单元，通过上述技术方案，解决了相关技术中的差分采样电路中各路BUS不均压的问题，阻断采样电路引起的充电回路，保证了各个BUS位置电压稳定。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1是根据本专利技术实施例的一种电压采样电路的示意图；图2是根据具体实施方式的带阻断功能的多路串联BUS电压采样电路结构框图；图3是根据具体实施方式的带二极管阻断功能的多路串联BUS电压采样电路图；图4是根据具体实施方式的带MOS管阻断功能的多路串联BUS电压采样电路图。具体实施方式实施例一本申请文件中提供了一种电压采样电路，可以应用于对多路PFC串联输入总线电路BUS的电压采样，即存在多路BUS电路，每个BUS电路均可以按照本实施例中记载的电压采样电路进行设置。在本实施例中提供了一种电压采样电路，图1是根据本专利技术实施例的一种电压采样电路的示意图，如图1所示，该流程包括如下步骤：该电压采样电路中可以包括四部分：S1，高阻隔离电路；S2，带阻断单元的差分采样电路；S3，滤波电路；S4，控制单元。在上述S2部分中，展示的用于对BUS电路进行采样的差分采样电路，其中，在所述差分采样电路与其他BUS电路的连接处，均在所述差分采样电路一侧设置有阻断单元。需要补充的是，该差分采样电路与其他BUS电路的连接处包括：连接电源的位置，接地的位置，在这些位置，通过设置阻断单元实现与其他BUS电路的隔离。通过本专利技术，在BUS电路的差分采样电路中，在该差分采样电路与其他BUS电路连接处，包括连接VCC或者GND的位置，设置阻断单元，通过上述技术方案，解决了相关技术中的差分采样电路中各路BUS不均压的问题，阻断采样电路引起的充电回路，保证了各个BUS位置电压稳定。可选地，所述差分采样电路中运算放大器处未设置有所述阻断单元。需要补充的是，在BUS电路的差分采样电路中，运算放大器处连接的VCC和GND处是不设置阻断单元的，按照电流流量的顺序，仅在运算放大器之前的差分采样电路中设置阻断单元。可选地，所述阻断单元用于阻止所述差分采样电路中低电压处电流向高电压处回流。需要补充的是，电路中的阻断单元阻断的方向是低电压处向高电压处的回流，而高电压处至低电压处正常流通，不会阻断。可选地，在所述差分采样电路与其他BUS电路的连接处，均在所述差分采样电路一侧设置有阻断单元，包括：在所述差分采样电路中与电源VCC的连接处，和/或与GND的连接处，均设置有所述阻断单元。可选地，所述差分采样电路中的阻断单元的个数为三个。可选地，所述阻断单元包括以下之一：二极管，MOS管，继电器等。需要补充的是，凡是起到阻断功能的电子元件均在本申请文件的保护范围内。可选地，所述电压采样电路应用于多路功率因数校正PFC串联输入电路。可选地，所述差分采样电路通过高阻隔离电路连接至所述BUS电路的BUS电容，其中，在所述高阻隔离电路上，对应所述BUS电容的正负两侧分别设置有等数目的电阻。可选地，所述差分采样电路的输出电流通过滤波器连接至所述BUS电路的控制单元。下面结合本专利技术的优选实施例进行详细说明。本优选实施例的目的在于提供一种可以用于有着多路PFC串联输入等类似拓扑以及各种浮地结构的电压采样方法，通过这种采样方式，能有效消除共模干扰且不会引起各个BUS不均压，只需在传统差分采样电路上面额外增加几个阻断单元，就能在精确有效地采样BUS电压时，阻断由采样电路引起的充电回路。本优选实施例采用以下技术方案：一种多路功率因数校正(PowerFactor本文档来自技高网...

【技术保护点】
1.一种电压采样电路，其特征在于，包括：用于对BUS电路进行采样的差分采样电路，其中，在所述差分采样电路与其他BUS电路的连接处，均在所述差分采样电路一侧设置有阻断单元。

【技术特征摘要】
1.一种电压采样电路，其特征在于，包括：用于对BUS电路进行采样的差分采样电路，其中，在所述差分采样电路与其他BUS电路的连接处，均在所述差分采样电路一侧设置有阻断单元。2.根据权利要求1所述的电路，其特征在于，在所述差分采样电路与其他BUS电路的连接处，均在所述差分采样电路一侧设置有阻断单元，包括：所述差分采样电路中运算放大器处未设置有所述阻断单元。3.根据权利要求2所述的电路，其特征在于，所述阻断单元用于阻止所述差分采样电路中低电压处电流向高电压处回流。4.根据权利要求2所述的电路，其特征在于，在所述差分采样电路与其他BUS电路的连接处，均在所述差分采样电路一侧设置有阻断单元，包括：在所述差分采样电路中与电源VCC的连接处，和/或与GND的连接处，均设置有所...

【专利技术属性】
技术研发人员：樊珊珊，杨运东，王方淳，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东,44