一种基于可编程逻辑芯片的精密脉冲宽度的单稳态触发电路制造技术

本实用新型专利技术涉及一种基于可编程逻辑芯片的精密脉冲宽度的单稳态触发电路，触发电路包括可编程逻辑模块、有源晶体振荡器、复位芯片和外部触发信号输入模块；可编程逻辑模块包括第一触发器、计数器、第二触发器、第一反相器、第二反相器、第一与门器、第二与门器和四个延时逻辑单元；本实用新型专利技术电路能够产生单稳态输出脉冲信号，在有源晶体振荡器的时钟频率下，单稳态输出脉冲信号宽度误差最大为输入到可编程逻辑模块的一个时钟周期的时间，精度高。

A Precise Pulse Width Monostationary Trigger Circuit Based on Programmable Logic Chip

The utility model relates to a monostable trigger circuit based on precise pulse width of a programmable logic chip, which comprises a programmable logic module, an active crystal oscillator, a reset chip and an external trigger signal input module, and a programmable logic module including a first trigger, a counter, a second trigger and a first trigger. Inverter, second inverter, first and gate, second and gate, and four delay logic units; the circuit of the utility model can generate monostable output pulse signals. Under the clock frequency of the active crystal oscillator, the maximum width error of monostable output pulse signals is one clock cycle input to the programmable logic module. Time of period, high precision.

【技术实现步骤摘要】
一种基于可编程逻辑芯片的精密脉冲宽度的单稳态触发电路
本技术属于电子电路
，具体涉及一种基于可编程逻辑芯片的精密脉冲宽度的单稳态触发电路。
技术介绍
目前单稳态触发电路基本上都是采用通用的74LS123、555等电路，外部加入一些电阻和电容来实现的。单稳态的定时时间是通过电阻和电容的充放电时间来决定的，充放电的时间和电路的供电电源也有直接的关系，影响定时精度的因素很多，因此很难进行精确定时时间控制。比如74LS123的定时时间宽度公式为T＝K×R×C（1+0.7÷R），其中，T为定时时间宽度、K为一个比例系数（与供电电源有关）、R为充放电时间设置电阻、C为充放电时间设置电容，从该公式可以看出，影响定时时间的参数比较多，而且很难控制，由于电阻和电容的精度和温度稳定性等问题，特别是电容的精度比较低而且温度稳定性特别差，同时电源的波动也有影响，所以，采用以往常用的74LS123、555等传统的单稳态触发电路已经无法满足精密脉冲宽度的单稳态触发电路的使用要求。
技术实现思路
本技术的目的是提供一种基于可编程逻辑芯片的精密脉冲宽度的单稳态触发电路，解决现有技术中存在的通用单稳态触发器定时时间精度无法精确控制的问题。本技术所采用的技术方案是，一种基于可编程逻辑芯片的精密脉冲宽度的单稳态触发电路，所述触发电路包括可编程逻辑模块、有源晶体振荡器、复位芯片和外部触发信号输入模块；所述可编程逻辑模块包括第一触发器、计数器、第二触发器、第一反相器、第二反相器、第一与门器、第二与门器和四个延时逻辑单元；所述复位芯片连接第一与门器的一个输入端，第一与门器的输出端与第一触发器和计数器连接，所述第一与门器的另一个输入端通过第一反相器连接第二触发器；所述复位芯片连接第二与门器的一个输入端，第二与门器的输出端与第二触发器连接，第二与门器的另一个输入端通过四个延时逻辑单元与所述第一与门器连接；所述有源晶体振荡器与计数器和第二触发器连接；所述外部触发信号输入模块与第一触发器连接；所述第一触发器的输出端连接计数器的输入端；所述计数器与第二触发器连接；所述第一触发器的输出端与计数器的输入端之间设置正逻辑输出端DOUT和负逻辑输出端/DOUT，负逻辑输出端/DOUT连接有第二反相器。进一步的，所述计数器为74161计数器，所述第一、第二触发器均为D型触发器，所述第一、第二反相器均为7404反相器，所述第一、第二与门器均为7408与门器，所述延时逻辑单元为LECLL延时逻辑单元，所述复位芯片为MAX809复位芯片，所述有源晶体振荡器为AXL-20M-7050S型20MHz的有源晶体振荡器。与现有技术相比，本技术的有益效果如下：1.该电路能够产生单稳态输出脉冲信号，在有源晶体振荡器的时钟频率下，单稳态输出脉冲信号宽度误差最大为输入到可编程逻辑模块的一个时钟周期的时间，精度高。2.该电路使用可编程逻辑模块后，单稳态输出脉冲信号宽度可控，当需要改变单稳态输出脉冲信号宽度时，可以将计数器的输出（QA、QB、QC、QD）进行组合和运算，也可以将多个计数器进行级联，将组合和运算后的输出信号连接到第二触发器的输入端，产生脉冲宽度不同的单稳态输出信号，单稳态输出信号宽度可以设计为输入时钟脉冲的任意整数倍数；当需要改变单稳态输出脉冲信号宽度时，只需要修改可编程逻辑模块的计数时钟脉冲的数量即可。附图说明图1是本技术的原理示意框图；图2是本技术的电路图；1-第一触发器，2-计数器，3-第二触发器，4-第一反相器，5-第一与门器，6-第二与门器，7-延时逻辑单元，8-第二反相器。具体实施方式下面通过具体实施方式结合附图对本技术作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。参见图1和图2，具体的，基于可编程逻辑芯片的精密脉冲宽度的单稳态触发电路包括可编程逻辑模块、有源晶体振荡器、复位芯片和外部触发信号输入模块；所述可编程逻辑模块包括第一触发器1、计数器2、第二触发器3、第一反相器4、第二反相器8、第一与门器5、第二与门器6和四个延时逻辑单元7；复位芯片连接第一触发器1、第二触发器3连接和计数器2，对这些逻辑单元进行复位。所述电路中有源晶体振荡器的输出连接到可编程逻辑模块中的第二触发器连接3和计数器2的时钟输入端上。所述电路中外部触发信号输入模块TR连接到第一触发器1的触发输入端，当触发信号TP由逻辑电平低（逻辑电平“0”）跳变到逻辑电平高（逻辑电平“1”）时，第一触发器1的输出发生翻转，由逻辑0跳变为逻辑1，并将其锁存，产生单稳态触发信号的脉冲起始位置点。所述电路中第一触发器1输出的信号连接到计数器2ENT、ENP输入端，当使能信号有效时，此时，计数器2开始计CP脉冲的个数。所述电路中单稳态触发信号的脉冲的宽度由计数器2所计的时钟CP的个数决定，比如，DOUT脉冲的宽度为225ns（4×50ns+25ns）～275ns（5×50ns+25ns）之间，因为晶振的频率为20MHz，其时钟周期为50ns，在TR触发信号触发后，计数器2开始计数，当CP端输入4～5个时钟后，计数器2的输出QC端发送翻转，当下一个脉冲的上升沿有效时，与计数器2的QC端相连的第二触发器3的输出发生电平翻转，变为高电平，经过第一反相器4进行反相，产生一个低电平，该低电平与上电复位信号通过第一与门器5进行相与后产生低电平将第一触发器1的输出清零，此时，单稳态输出脉冲信号结束，DOUT信号为正逻辑输出端，/DOUT信号为负逻辑输出端，DOUT信号和/DOUT信号为同步反逻辑输出。要进一步提高脉冲宽度的精度，可以通过提高晶振的时钟频率来实现，脉冲宽度的误差最大为一个时钟周期。所述电路中当单稳态输出脉冲信号结束后，计数器2使能控制信号（ENT、ENP）输入端变为低电平（无效状态），计数器2停止计数。所述电路中为了防止单稳态输出脉冲宽度达到所设置的宽度产生的复位信号在时序上发生竞争冒险及复位时间太短而不能有效复位的情况，必须给第一反相器4之后进入一个延时环节，该电路采用四个延时逻辑单元7，每个延时逻辑单元7的延时时间为7ns，总共延时时间为28ns，大于50ns的半个周期并小于一个晶振的时钟周期。这样就保证在一个时钟周期内，第二触发器3的输出信号通过第二与门器6和上电复位信号相与，相与后的输出连接到第二触发器3的清零输入端，将第二触发器3有效复位。不然的话，当第二触发器3的输出信号电平一旦发生翻转，其输出信号通过与第二与门器6和上电复位信号相与后会瞬间去复位第二触发器3，会导致由于复位信号时间太短而不能有效复位第二触发器3，这样会造成由于第二触发器3无法有效复位后，当单稳态输出脉冲信号无法结束的情况。本技术的内容不限于实施例本文档来自技高网...

【技术保护点】
1.一种基于可编程逻辑芯片的精密脉冲宽度的单稳态触发电路，其特征在于：所述触发电路包括可编程逻辑模块、有源晶体振荡器、复位芯片和外部触发信号输入模块；所述可编程逻辑模块包括第一触发器（1）、计数器（2）、第二触发器（3）、第一反相器（4）、第二反相器（8）、第一与门器（5）、第二与门器（6）和四个延时逻辑单元（7）；所述复位芯片连接第一与门器（5）的一个输入端，第一与门器（5）的输出端与第一触发器（1）和计数器（2）连接，所述第一与门器（5）的另一个输入端通过第一反相器（4）连接第二触发器（3）；所述复位芯片连接第二与门器（6）的一个输入端，第二与门器（6）的输出端与第二触发器（3）连接，第二与门器（6）的另一个输入端通过四个延时逻辑单元（7）与所述第一与门器（5）连接；所述有源晶体振荡器与计数器（2）和第二触发器（3）连接；所述外部触发信号输入模块与第一触发器（1）连接；所述第一触发器（1）的输出端连接计数器的输入端；所述计数器（2）与第二触发器（3）连接；所述第一触发器（1）的输出端与计数器（2）的输入端之间设置正逻辑输出端DOUT和负逻辑输出端/DOUT，负逻辑输出端/DOUT连接有第二反相器（8）。...

【技术特征摘要】
1.一种基于可编程逻辑芯片的精密脉冲宽度的单稳态触发电路，其特征在于：所述触发电路包括可编程逻辑模块、有源晶体振荡器、复位芯片和外部触发信号输入模块；所述可编程逻辑模块包括第一触发器（1）、计数器（2）、第二触发器（3）、第一反相器（4）、第二反相器（8）、第一与门器（5）、第二与门器（6）和四个延时逻辑单元（7）；所述复位芯片连接第一与门器（5）的一个输入端，第一与门器（5）的输出端与第一触发器（1）和计数器（2）连接，所述第一与门器（5）的另一个输入端通过第一反相器（4）连接第二触发器（3）；所述复位芯片连接第二与门器（6）的一个输入端，第二与门器（6）的输出端与第二触发器（3）连接，第二与门器（6）的另一个输入端通过四个延时逻辑单元（7）与所述第一与门器（5）连接；所述有源晶体振荡器与计数器（2）和第二触发器...

【专利技术属性】
技术研发人员：姚辉，
申请(专利权)人：西安诚安测控科技有限公司，
类型：新型
国别省市：陕西,61