形成导电插塞的方法技术

本发明专利技术公开了一种形成导电插塞的方法，包括：提供一衬底，在所述衬底上形成具有第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，所述第一掺杂区和所述第二掺杂区被介质层覆盖；刻蚀所述介质层以形成具有部分裸露所述第一掺杂区的第一接触孔和部分裸露所述第二掺杂区的第二接触孔；向所述第一接触孔和第二接触孔中注入第一掺杂类型的掺杂剂，增加所述第一掺杂区表面的掺杂浓度。在注入所述掺杂剂后，在所述第一接触孔和所述第二接触孔中填充导电材料以形成导电插塞。本发明专利技术降低了接触电阻，且在无需增加掩膜的情况下，通过控制所述第一掺杂剂的掺杂浓度减小其对所述第二掺杂区离子的影响。

【技术实现步骤摘要】
形成导电插塞的方法
本专利技术涉及半导体
，更具体地涉及一种形成导电插塞的方法。
技术介绍
通常，电路的导通电阻主要受器件本征导通电阻和互连电阻的影响。在器件已经调好，前段工艺已经完成的情况下，器件本征导通电阻的值已经确定，后段互连电阻将影响电路的导通电阻。其中，金属的电阻率极低，可以忽略不计，那么就以接触孔电阻影响最大。在目前非金属硅化物工艺中，由于不能形成很好的欧姆接触，导致接触孔电阻非常大，特别是P型有源区的接触电阻，而且受到表面掺杂浓度、热处理的影响，接触孔电阻的分布也不均匀。目前的工艺做法是前段工艺(包括N+/P+注入，RTA热处理)后，进行接触孔光刻、刻蚀，然后直接淀积金属钨，形成前后段工艺互连。
技术实现思路
有鉴于此，本专利技术提供一种形成导电插塞的方法，以解决现有技术存在的问题。本专利技术提出一种形成导电插塞的方法，包括：提供一衬底，在所述衬底上形成具有第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，所述第一掺杂区和所述第二掺杂区被介质层覆盖；刻蚀所述介质层以形成具有部分裸露所述第一掺杂区的第一接触孔和部分裸露所述第二掺杂区的第二接触孔；通过所述第一接触孔和所本文档来自技高网...

【技术保护点】
1.一种形成导电插塞的方法，包括：提供一衬底，在所述衬底上形成具有第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，所述第一掺杂区和所述第二掺杂区被介质层覆盖；刻蚀所述介质层以形成具有部分裸露所述第一掺杂区的第一接触孔和部分裸露所述第二掺杂区的第二接触孔；通过所述第一接触孔和所述第二接触孔向所述第一掺杂区和所述第二掺杂区注入第一掺杂类型的掺杂剂，以增加所述第一掺杂区表面的掺杂浓度；在注入所述掺杂剂后，在所述第一接触孔和所述第二接触孔中填充导电材料以形成导电插塞，其中，在无需增加掩膜的情况下，通过控制所述第一掺杂剂的掺杂浓度减小其对所述第二掺杂区表面离子的影响。

【技术特征摘要】
1.一种形成导电插塞的方法，包括：提供一衬底，在所述衬底上形成具有第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，所述第一掺杂区和所述第二掺杂区被介质层覆盖；刻蚀所述介质层以形成具有部分裸露所述第一掺杂区的第一接触孔和部分裸露所述第二掺杂区的第二接触孔；通过所述第一接触孔和所述第二接触孔向所述第一掺杂区和所述第二掺杂区注入第一掺杂类型的掺杂剂，以增加所述第一掺杂区表面的掺杂浓度；在注入所述掺杂剂后，在所述第一接触孔和所述第二接触孔中填充导电材料以形成导电插塞，其中，在无需增加掩膜的情况下，通过控制所述第一掺杂剂的掺杂浓度减小其对所述第二掺杂区表面离子的影响。2.根据权利要求1所述的方法，进一步包括，在所述衬底上分别形成具有第二掺杂类型的第一阱区和具有第一掺杂类型的第二阱区，其中，所述第一掺杂区位于所述第一阱区中，所述第二掺杂区位于所述第二阱区中。3.根据权利要求1所述的方法，进一步包括，在填充所述导电材料之后，在所述导电材料表面淀积金属以形成互连线。4.根据权利要求1所述的方法，其中，所述导电材料与所述第一掺杂区表面接触形成第一接触电阻，与所述第二掺杂区表面接触形成第二接触电阻。5.根据权利要求4所述的方法，其中，通过控制所述第一掺杂类型的掺杂剂的掺杂浓度以使得所述第一接触电阻减小，而所述第二接触电阻基本保持不变。6.根据权利要求5所述的方法，其中，所述第一接触电阻...

【专利技术属性】
技术研发人员：王欢，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：浙江,33