功能电路致能方法及应用其的芯片技术

一种功能电路致能方法及应用其的芯片。功能电路致能方法适用于一芯片。该芯片包含一功能电路。该功能电路致能方法包括以下步骤。接收一致能码。依据一非对称运算的一第一密钥，对该致能码进行运算，以产生一解密后致能码。将该解密后致能码与一预设致能码比对，以产生一致能信号来致能该功能电路。与该非对称运算的该第一密钥对应的一第二密钥不存在于该芯片内。

Functional Circuit Energizing Method and Chip Application

A functional circuit energizing method and a chip applied thereto. Functional circuit energizing method is suitable for a chip. The chip contains a functional circuit. The energy-generating method of the functional circuit includes the following steps. Receive uniform energy code. According to the first key of an asymmetric operation, the encoding code is operated to generate a decrypted encoding code. The decrypted energy code is compared with a preset energy code to generate a consistent energy signal to energize the functional circuit. A second key corresponding to the first key of the asymmetric operation does not exist in the chip.

【技术实现步骤摘要】
功能电路致能方法及应用其的芯片
本专利技术是有关于一种操作方法及应用其的芯片，且特别是有关于一种功能电路致能方法及应用其的芯片。
技术介绍
随着电子技术的发展，各式芯片不断推陈出新。芯片可搭载功能电路，已实现各种功能。请参照图1，其绘示传统的一芯片900的方块图。芯片900包括一比对单元920及一功能电路930。为了增强芯片900的安全性，芯片900可以透过加密技术来限制功能电路930的启用。举例来说，芯片900内部可预存一预设致能码C99。芯片900接收到一致能码C90后，比对单元920对致能码C90与预设致能码C99进行比对。只有在致能码C90与预设致能码C99一致时，比对单元920才输出一致能信号S91，以致能功能电路930。然而，芯片900内存的预设致能码C99透过存储器搜寻技术可能会被撷取出来。因此，如何进一步加强芯片900的安全性已成为一项相当重要的研发方向。
技术实现思路
本专利技术是有关于一种功能电路致能方法及应用其的芯片，其透过非对称加解密技术来提升芯片的安全性。根据本专利技术的第一方面，提出一种功能电路致能方法。功能电路致能方法适用于一芯片。该芯片包含一功能电路。该功能电路致能方法包括以下步骤。接收一致能码(enablingcode)。依据一非对称运算的一第一密钥，对该致能码进行运算，以产生一解密后致能码(decryptedenablingcode)。将该解密后致能码与一预设致能码比对，以产生一致能信号来致能该功能电路。与该非对称运算的该第一密钥对应的一第二密钥不存在于该芯片内。根据本专利技术的第二方面，提出一种芯片。芯片包括一功能电路、一非对称运算单元及一比对单元。非对称运算单元用以依据一非对称运算的一第一密钥，对一致能码(enablingcode)进行运算，以产生一解密后致能码(decryptedenablingcode)。比对单元用以将该解密后致能码与一预设致能码比对，以产生一致能信号来致能该功能电路。与该非对称运算的该第一密钥对应的一第二密钥不存在于该芯片内。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1绘示传统的一芯片的方块图。图2绘示根据一实施例的芯片的方块图。图3绘示根据一实施例的功能电路致能方法的流程图。图4A绘示非对称运算单元的示意图。图4B绘示非对称运算单元的运算方法的流程图。图5绘示根据另一实施例的一芯片的方块图。符号说明：100：芯片110：非对称运算单元111：控制器112：寄存器1121、1122、1123、1124：存储区块113：计算器1131：乘法器1132：余数器114、115、116：数据选择器120：比对单元130：功能电路200：芯片210：非对称运算单元220：比对单元230：功能电路240：编码单元900：芯片920：比对单元930：功能电路A、E：比特C10：致能码C10’：解密后致能码C11：第一密钥C19：预设致能码C20：致能码C20’：解密后致能码C21：第一密钥C29：预设致能码C290：预设原始码C291：识别码C90：致能码C99：预设致能码i：计数值N：除数R1：第一余数R2：第二余数S120、S130、S140、S131、S132、S133、S134、S135、S136、S137：步骤S1、S2、S3、S4：控制信号S11、S21、S91：致能信号Z：数值具体实施方式请参照图2，其绘示根据一实施例的芯片100的方块图。芯片100包括一非对称运算单元110、一比对单元120及一功能电路130。非对称运算单元110及比对单元120例如是一电路、一固件、或数组程序码。功能电路130例如是影像处理电路、无线信号处理电路等。图3为本专利技术的功能电路致能方法的一实施例的流程图，以下搭配图3详细说明芯片100的运作。首先，非对称运算单元110接收一致能码(enablingcode)C10(步骤S120)，致能码C10不储存在芯片100中，举例来说，非对称运算单元110可透过芯片100所在的电子装置的网络介面自网络上接收致能码C10，亦可从芯片100所在的电子装置的其他硬件电路读取致能码C10。接着，非对称运算单元110依据一非对称运算的一第一密钥C11，对致能码C10进行运算，以产生一解密后致能码(decryptedenablingcode)C10’(步骤S130)。然后，比对单元120自非对称运算单元110接收到解密后致能码C10’后，将解密后致能码C10’与一预设致能码C19进行比对，当解密后致能码C10’与预设致能码C19一致时，比对单元120输出致能信号S11来致能功能电路130(步骤S140)；当解密后致能码C10’与预设致能码C19不一致时，比对单元120不输出致能信号S11，以禁能功能电路130。其中，第一密钥C11与预设致能码C19是储存在芯片100中，例如直接焊在芯片100上或储存于一非挥发存储器中，非挥发存储器例如为唯读存储器(read-onlymemory,ROM)、快闪存储器(flash)、电子熔丝(efuse)或单次可程序存储器(onetimeprogramming,OTP)。请注意，致能码C10是在芯片100外部，利用与非对称运算的第一密钥C11对应的一第二密钥(图未示)对预设致能码C19加密而得，并交给芯片100的合法使用者保管。由于第二密钥并不存在于芯片100内，因此攻击者即使破解出存在芯片100中的第一密钥C11及预设致能码C19，在没有第二密钥的情况下，亦无法获得致能码C10来致能功能电路130，如此一来，芯片100的安全性可获得大幅度的提升。在一实施例中，非对称运算单元110例如是利用RSA演算法对致能码C10及第一密钥C11进行运算，以产生解密后致能码C10’。举例来说，请参照图4A及图4B，图4A是为非对称运算单元110的一实施例的方块，图4B是为非对称运算单元110的运算方法的流程图。非对称运算单元110包括一控制器111、一寄存器112、一计算器113及数个数据选择器(MUX)114、115、116。控制器111用以控制寄存器112及计算器113的输出。计算器113用以进行乘法运算及取余数运算。计算器113包括一乘法器1131及一余数器1132。致能码C10、第一密钥C11及除数N输入至寄存器112后，借由控制器111的控制输入至计算器进行乘法运算或取余数运算。非对称运算单元110最后则会输出解密后致能码C10’。首先，将致能码C10的一比特A与第一密钥C11的一比特E分别储存于寄存器112的存储区块1123与1121中(步骤S131)。然后，计算器113根据一数值Z以及一除数N执行一取余数运算，以产生一第一余数R1(步骤S132)。详细来说，数值Z起始被控制器111设定为1，并储存于寄存器112的存储区块1124中，除数N是为一预设值，储存于寄存器112的存储区块1122中。控制器111借由一控制信号S1来控制数据选择器114送出数值Z至计算器113，并借由另一控制信号S2来控制另一数据选择器115送出数值Z至计算器113。计算器113中的乘法器1131将两相乘得到Z*Z，接着，计算器113中的余数器1132自乘法器1131接收本文档来自技高网...

【技术保护点】
1.一种功能电路致能方法，适用于一芯片，该芯片包含一功能电路，该功能电路致能方法包括：接收一致能码(enabling code)；依据一非对称运算的一第一密钥，对该致能码进行运算，以产生一解密后致能码(decrypted enabling code)；将该解密后致能码与一预设致能码比对，以产生一致能信号来致能该功能电路；其中，与该非对称运算的该第一密钥对应的一第二密钥不存在于该芯片内。

【技术特征摘要】
2017.05.12 US 62/505,1271.一种功能电路致能方法，适用于一芯片，该芯片包含一功能电路，该功能电路致能方法包括：接收一致能码(enablingcode)；依据一非对称运算的一第一密钥，对该致能码进行运算，以产生一解密后致能码(decryptedenablingcode)；将该解密后致能码与一预设致能码比对，以产生一致能信号来致能该功能电路；其中，与该非对称运算的该第一密钥对应的一第二密钥不存在于该芯片内。2.如权利要求1所述的功能电路致能方法，其特征在于，该预设致能码不存在于该芯片内。3.如权利要求1所述的功能电路致能方法，其特征在于，将该解密后致能码与该预设致能码比对，以产生该致能信号来致能该功能电路的步骤包括：于该解密后致能码与该预设致能码一致时，输出该致能信号。4.如权利要求1所述的功能电路致能方法，其特征在于，将该解密后致能码与该预设致能码比对，以产生该致能信号来致能该功能电路的...

【专利技术属性】
技术研发人员：吴家彻，罗伯特约翰·斯麦特，
申请(专利权)人：晨星半导体股份有限公司，
类型：发明
国别省市：中国台湾,71