数据处理调度方法、装置、计算机设备和数据处理系统制造方法及图纸

本发明专利技术涉及一种数据处理调度方法、装置、计算机设备、存储介质和数据处理系统，该方法包括：获取待处理数据的处理流程以及各数字信号处理器的算法单元信息；根据处理流程和算法单元信息，对各数字信号处理器中的算法单元进行调度，生成待处理数据的处理路径；根据算法单元信息和预设的数据搬运时间，分别计算各处理路径的处理耗时；将处理耗时最小的处理路径作为待处理数据的最优调度路径。通过从数据流的输入到输出整个流程出发，以数字信号处理器中的处理算法作为调度单元，在各个数字信号处理器之间进行调度，从所有处理路径中处理耗时最小的处理路径作为最优调度路径，使数据的处理流程串行化，减少延时，提高了数据处理效率。

Data Processing Scheduling Method, Device, Computer Equipment and Data Processing System

The invention relates to a data processing scheduling method, device, computer equipment, storage medium and data processing system. The method includes: acquiring the processing flow of data to be processed and the algorithm unit information of each digital signal processor; calculating each digital signal processor according to the processing flow and algorithm unit information. The processing path of the data to be processed is generated by the method unit scheduling; the processing time of each processing path is calculated according to the information of the algorithm unit and the preset data handling time; and the processing path with the minimum processing time is taken as the optimal scheduling path of the data to be processed. Processing algorithm in digital signal processor (DSP) is used as dispatching unit to dispatch data flow from input to output. Processing path with minimum processing time in all processing paths is used as optimal dispatching path to serialize and reduce data processing flow. Delay improves the efficiency of data processing.

【技术实现步骤摘要】
数据处理调度方法、装置、计算机设备和数据处理系统
本专利技术涉及数据处理
，特别是涉及一种数据处理调度方法、装置、计算机设备和数据处理系统。
技术介绍
随着音频处理器产品需要处理的音频路数更多，过程更加复杂，延时更加小，以前单数字信号处理器(DSP，DigitalSignalProcessor)同时处理多路音频的架构已经不能满足产品的实际需求。为了满足产品需求，多数字信号处理器并行处理多路音频的架构就成为了必然。传统的多处理器架构调度方法中，处理器之间一般通过共享内存的方式进行数据交换，调度方式也是从均衡各个处理器的负载和最大化的利用各个处理器能力这个角度出发进行调度。然而，这种方式仅仅适用于对音频处理的单个算法，从每路音频的整个处理流程来看同样存在很大的延时，传统的多处理器架构调度方法方式存在数据处理效率低的缺点。
技术实现思路
基于此，有必要针对上述问题，提供一种可提高数据处理效率的数据处理调度方法、装置、计算机设备和数据处理系统。一种数据处理调度方法，所述方法包括：获取待处理数据的处理流程以及各数字信号处理器的算法单元信息；根据所述处理流程和所述算法单元信息，对各数字信号处理器中的算法单元进行调度，生成所述待处理数据的处理路径；根据所述算法单元信息和预设的数据搬运时间，分别计算各处理路径的处理耗时；将处理耗时最小的处理路径作为所述待处理数据的最优调度路径。一种数据处理调度装置，所述装置包括：数据获取模块，用于获取待处理数据的处理流程以及各数字信号处理器的算法单元信息；路径生成模块，用于根据所述处理流程和所述算法单元信息，对各数字信号处理器中的算法单元进行调度，生成所述待处理数据的处理路径；耗时计算模块，用于根据所述算法单元信息和预设的数据搬运时间，分别计算各处理路径的处理耗时；路径优化模块，用于将处理耗时最小的处理路径作为所述待处理数据的最优调度路径。一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：获取待处理数据的处理流程以及各数字信号处理器的算法单元信息；根据所述处理流程和所述算法单元信息，对各数字信号处理器中的算法单元进行调度，生成所述待处理数据的处理路径；根据所述算法单元信息和预设的数据搬运时间，分别计算各处理路径的处理耗时；将处理耗时最小的处理路径作为所述待处理数据的最优调度路径。一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：获取待处理数据的处理流程以及各数字信号处理器的算法单元信息；根据所述处理流程和所述算法单元信息，对各数字信号处理器中的算法单元进行调度，生成所述待处理数据的处理路径；根据所述算法单元信息和预设的数据搬运时间，分别计算各处理路径的处理耗时；将处理耗时最小的处理路径作为所述待处理数据的最优调度路径。一种数据处理系统，包括控制装置和两个或两个以上的数字信号处理器，所述数字信号处理器用于接收待处理数据，且各所述数字信号处理器均连接所述控制装置，所述控制装置用于获取待处理数据的处理流程以及各数字信号处理器的算法单元信息；根据所述处理流程和所述算法单元信息，对各数字信号处理器中的算法单元进行调度，生成所述待处理数据的处理路径；根据所述算法单元信息和预设的数据搬运时间，分别计算各处理路径的处理耗时；将处理耗时最小的处理路径作为所述待处理数据的最优调度路径；根据所述最优调度路径调用数字信号处理器中的算法单元对所述待处理数据进行数据处理后输出。上述数据处理调度方法、装置、计算机设备、存储介质和数据处理系统，获取待处理数据的处理流程以及各数字信号处理器的算法单元信息；根据处理流程和算法单元信息，对各数字信号处理器中的算法单元进行调度，生成待处理数据的处理路径；根据算法单元信息和预设的数据搬运时间，分别计算各处理路径的处理耗时；将处理耗时最小的处理路径作为所述待处理数据的最优调度路径。通过从数据流的输入到输出整个流程出发，以数字信号处理器中的处理算法作为调度单元，在各个数字信号处理器之间进行调度，从所有处理路径中处理耗时最小的处理路径作为最优调度路径，使数据的处理流程串行化，减少延时，提高了数据处理效率。附图说明图1为一实施例中数据处理调度方法的流程图；图2为一实施例中根据算法单元信息和预设的数据搬运时间，分别计算各处理路径的处理耗时的流程图；图3为一实施例中数据处理调度装置的结构框图；图4为一实施例中耗时计算模块的结构框图；图5为一实施例中计算机设备的内部结构图；图6为一实施例中数据处理系统的结构框图；图7为一实施例中数据处理系统的结构原理图。具体实施方式为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。在一个实施例中，一种数据处理调度方法，适用于音频数据流的处理调度。如图1所示，该方法包括：步骤S110:获取待处理数据的处理流程以及各数字信号处理器的算法单元信息。待处理数据指需要通过数字信号处理器内部的算法进行信号处理的数据，待处理数据的类型并不唯一，可以是音频数据或视频数据等，待处理数据可以是一路也可以是多路。待处理数据的处理流程包括待处理数据需要进行的信号处理以及处理顺序等信息。数字信号处理器中包括一个或多个信号处理算法，将每个信号处理算法作为一个算法单元以用作数据处理调用，算法单元信息指数字信号处理器中的算法单元的信息，具体可包括算法名称、输入数据、输出数据和计算时延等信息。根据待处理数据的类型不同，信号处理算法的种类也会对应有所不同，以待处理数据为音频数据为例，信号处理算法可以包括自动增益控制算法(AGC：AutomaticGainControl)、自动回声抑制算法(AEC：AutomaticEchoControl)、自动反馈控制算法(AFC：AutomaticFeedbackControl)、自动噪声抑制算法(ANS：AutomaticNoiseSuppression)和自动混音处理算法(AutomaticMixer)。对应地，数字信号处理器中的算法单元可以是包括自动增益控制算法单元、自动回声抑制算法单元、自动反馈控制算法单元、自动噪声抑制算法单元和自动混音处理算法单元中的至少一种。具体地，可通过控制器获取待处理数据的处理流程和各数字信号处理器的算法单元信息，控制器可采用FPGA(FieldProgrammableGateArray，现场可编程门阵列)等。待处理数据可以是通过部分信号处理器进行接收，也可以是由控制器进行接收。获取处理流程和算法单元信息的具体方式并不是唯一的，可以是利用控制器从接收的待处理数据中提取数据的处理流程，以及从各信号处理器中获取算法单元的信息；或者，也可以是预先采集每一路数据的处理流程进行汇总生成处理流程拓扑图保存至存储器，以及采集所有信号处理器中各算法单元的信息保存至存储器，控制器只需从存储器中查找各数字信号处理器的算法单元信息以及所需处理数据的处理流程即可。步骤S120：根据处理流程和算法单元信息，对各数字信号处理器中的算法单元进行调度，生成待处理数据的处理路径。根据处理流程确定待处理数据在处理过程中所需用到的处理算法本文档来自技高网...

【技术保护点】
1.一种数据处理调度方法，其特征在于，所述方法包括：获取待处理数据的处理流程以及各数字信号处理器的算法单元信息；根据所述处理流程和所述算法单元信息，对各数字信号处理器中的算法单元进行调度，生成所述待处理数据的处理路径；根据所述算法单元信息和预设的数据搬运时间，分别计算各处理路径的处理耗时；将处理耗时最小的处理路径作为所述待处理数据的最优调度路径。

【技术特征摘要】
1.一种数据处理调度方法，其特征在于，所述方法包括：获取待处理数据的处理流程以及各数字信号处理器的算法单元信息；根据所述处理流程和所述算法单元信息，对各数字信号处理器中的算法单元进行调度，生成所述待处理数据的处理路径；根据所述算法单元信息和预设的数据搬运时间，分别计算各处理路径的处理耗时；将处理耗时最小的处理路径作为所述待处理数据的最优调度路径。2.根据权利要求1所述的方法，其特征在于，所述算法单元信息包括数字信号处理器中各算法单元的计算时延、输入数据和输出数据。3.根据权利要求2所述的方法，其特征在于，所述根据所述处理流程和所述算法单元信息，对各数字信号处理器中的算法单元进行调度，生成所述待处理数据的处理路径，包括：根据算法单元的输入数据和输出数据，按照所述处理流程中处理算法的顺序调用数字信号处理器中的算法单元，生成符合所述待处理数据的处理流程的处理路径。4.根据权利要求3所述的方法，其特征在于，所述待处理数据的数量为两个或两个以上，所述根据算法单元的输入数据和输出数据，按照所述处理流程中处理算法的顺序调用数字信号处理器中的算法单元，生成符合所述待处理数据的处理流程的处理路径，包括：根据算法单元的输入数据和输出数据，按照所述处理流程中处理算法的顺序将不同待处理数据的同一算法分布到不同的数字信号处理器中对应的算法单元，生成符合所述待处理数据的处理流程的处理路径。5.根据权利要求2所述的方法，其特征在于，所述根据所述算法单元信息和预设的数据搬运时间，分别计算各处理路径的处理耗时，包括：根据处理路径中算法单元的计算时延，计算得到所述处理路径的算法处理总延时；根据处理路径中数字信号处理器的转换次数和预设的数据搬运时间，计算得到所述处理路径的数据搬运总时长；将所述算法处理总延时和所述数据搬运总时长之和...

【专利技术属性】
技术研发人员：何斌，卢浩，郭佛其，
申请(专利权)人：深圳市东微智能科技股份有限公司，
类型：发明
国别省市：广东,44