The present application provides a reference voltage driving circuit, which is characterized by a negative feedback circuit and a driving branch; the negative feedback circuit includes a first and second differential operational amplifier, a first and second level shift circuit, and a replication branch; and the replication branch is set to flow through the replication. The ratio of the current in the branch to the current flowing through the drive branch is 1:K; the drive branch receives the first and second bias voltages provided by the feedback circuit and outputs the first and second drive voltages. The reference voltage driving circuit can achieve a wide output voltage range through the first and second level shifting circuits. The driving branch uses NMOS tube and PMOS to form push-pull output stage to improve the speed of setting up the driving voltage.
【技术实现步骤摘要】
参考电压驱动电路
本专利技术涉及电路开发
，特别涉及一种高速宽输出摆幅的参考电压驱动电路。
技术介绍
本部分旨在为权利要求书中陈述的本专利技术的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。通讯基站，雷达系统往往需要高速高精度ADC(Analog-to-DigitalConverter，模数转换器)来提高性能，对高速高精度ADC而言，参考电压的精度和稳定性直接影响ADC性能。由于开关电容式ADC在开关闭合瞬间，会从参考电压端汲取或注入电荷，导致参考电压抖动，需要一定时间来恢复。一般的参考电压需要通过参考电压驱动电路来满足要求。例如ADC设计，电压需要在半采样周期T1内恢复，恢复的电压差不超过1/4LSB，高速意味着T1更小，高精度意味着LSB更小，所以高速高精度的ADC要求参考电压在更短的时间内建立速度更快。简单的电阻分压电路和MOS源极跟随电路已经满足不了要求。通常的实现方式有片内窄带源极跟随器配上片外大解耦电容，通过大电容来吸收负载的冲击，但是这种方式需要增加额外的焊盘(PAD)，增加面积，而且半导体键合金线(BondingWire)的寄生可能会产生振荡，降低稳定性。另外的实现方式是采用片内宽带参考电压驱动电路，由低速的闭环负反馈环路和高速的开环源极跟随电路组成，可实现高速高精度要求。图1示出传统的宽带参考电压驱动电路，由运放14、16和复制支路18构成闭环负反馈环路10，使复制支路18的源极跟随参考电压Vrpin和Vrnin，开环源极跟随电路12是复制支路18按K:1设计的，提高K倍输出电流。所述开环源极跟随电路12...
【技术保护点】
1.一种参考电压驱动电路，包括负反馈电路(1)及驱动支路(2)；所述负反馈电路包括第一、第二差分运放(4、6)，第一、第二电平移位电路(5、7)，以及复制支路(8)；所述复制支路被设置为流过所述复制支路上的电流与流过所述驱动支路上的电流的比例关系为1：K；所述复制支路包括第一MOS管(M11)及第二MOS管(M12)，第一差分运放的正输入端接收第一参考电压(Vrpin)，第一差分运放器的负输入端连接至第一MOS管(M11)的源极，第一差分运放的输出端通过第一电平移位电路连接至所述第一MOS管(M11)的栅极，向所述第一MOS管(M11)和所述驱动支路提供第一偏置电压；所述第二差分运放的正输入端接收第二参考电压(Vrnin)，第二差分运放器的负输入端连接至所述第二MOS管(M13)的源极，第二差分运放的输出端通过第二电平移位电路连接至所述第二MOS管(M13)的栅极，向所述第二MOS管(M13)和所述驱动支路提供第二偏置电压，所述驱动支路接收第一及第二偏置电压产生第一及第二驱动电压(Vrp、Vrn)。
【技术特征摘要】
1.一种参考电压驱动电路，包括负反馈电路(1)及驱动支路(2)；所述负反馈电路包括第一、第二差分运放(4、6)，第一、第二电平移位电路(5、7)，以及复制支路(8)；所述复制支路被设置为流过所述复制支路上的电流与流过所述驱动支路上的电流的比例关系为1：K；所述复制支路包括第一MOS管(M11)及第二MOS管(M12)，第一差分运放的正输入端接收第一参考电压(Vrpin)，第一差分运放器的负输入端连接至第一MOS管(M11)的源极，第一差分运放的输出端通过第一电平移位电路连接至所述第一MOS管(M11)的栅极，向所述第一MOS管(M11)和所述驱动支路提供第一偏置电压；所述第二差分运放的正输入端接收第二参考电压(Vrnin)，第二差分运放器的负输入端连接至所述第二MOS管(M13)的源极，第二差分运放的输出端通过第二电平移位电路连接至所述第二MOS管(M13)的栅极，向所述第二MOS管(M13)和所述驱动支路提供第二偏置电压，所述驱动支路接收第一及第二偏置电压产生第一及第二驱动电压(Vrp、Vrn)。2.如权利要求1所述的参考电压驱动电路，其特征在于，所述第一电平移位电路包括电容(C51、C52、C5)以及开关(S1-S8)；所述电容(C5)的一端连接所述第一差分运放的输出端，所述电容(C5)的另一端连接所述第一MOS管(M11)的栅极；所述电容(C5)的一端依次通过开关(S4、S3)连接第三参考电压(Vbp2)，所述电容(C5)的另一端依次通过开关(S2、S1)连接第四参考电压(Vbp1)，所述电容(C51)一端连接所述开关(S3、S4)连接的节点，所述电容(C51)的另一端连接所述开关(S1、S2)连接的节点；所述电容(C5)的一端还依次通过开关(S7、S8)连接所述第三参考电压(Vbp2)，所述电容(C5)的另一端依次通过开关(S5、S6)连接所述第四参考电压(Vbp1)，所述电容(C52)一端连接所述开关(S7、S8)连接的节点，所述电容(C52)的另一端连接所述开关(S5、S6)连接的节点；所述第三参考电压小于所述第四参考电压；所述开关(S1、S3、S5、S7)的断开和闭合由第一工作时钟(Clk1)控制，所述开关(S2、S4、S6、S8)的断开和闭合由第二工作时钟(Clk2)控制，所述第一及第二工作时钟(Clk1、Clk2)是互补的时钟信号，通过第一及第二工作时钟(Clk1、Clk2)分别控制开关(S1-S8)的断开和闭合分别对电容(C51、C52)充电，再将电荷从电容(C51、C52)转移到电容(C5)。3.如权利要求1或2所述的参考电压驱动电路，其特征在于，所述第二电平移位电路(7)包括电容(C71、C72、C7)以及开关(S11-S18)；所述电容C7的一端连接所述第二差分运放(6)的输出端，所述电容(C7)的另一端连接所述第二MOS管(M13)的栅极；所述电容(C7)的一端依次通过开关(S14、S13)连接第五参考电压(Vbn2)，所述电容(C7)的另一端依次通过开关(S12、S11)连接第六参考电压(Vbn1)，所述电容(C71)一端连接所述开关(S13、S14)连接的节点，所述电容(C71)的另一端连接所述开关(S11、S12)连接的节点；所述电容(C7)的一端还依次通过开关(S17、S18)连接第五参考电压(Vbn2)，所述电容(C7)的另一端依次通过开关(S15、S16)连接第六参考电压(Vbn1)，所述电容(C72)一端连接所述开关(S17、S18)连接的节点，所述电容(C72)的另一端连接所述开关(S15、S16)连接的节点；所述第五参考电压大于所述第六参考电压；所述开关(S11、S13、S15、S17)的断开和闭合由第一工作时钟(Clk1)控制，所述开关(S12、S14、S16、S18)的断开和闭合由第二工作时钟(Clk2)控制；通过第一、第二工作时...
【专利技术属性】
技术研发人员：李福乐，刘佳，贾雯，王志华，
申请(专利权)人：深圳清华大学研究院，
类型：发明
国别省市：广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。