负载减小的存储模块制造技术

本申请的各实施例涉及负载减小的存储模块。本文描述的实施例描述了用于存储系统的技术。存储系统的一个实施方式包括具有多个模块插槽的母板基板，每一个模块插槽都由存储模块填充。第一集合的数据线设置在母板基板上并耦合至模块插槽。第一集合的数据线包括耦合在存储控制器和第一插槽之间的点对点数据线的第一子集以及耦合在存储控制器和第二插槽之间的点对点数据线的第二子集。第二集合的数据线被设置在母板基板上并耦合在第一插槽和第二插槽之间。第一和第二集合的数据线可以构成存储通道。

【技术实现步骤摘要】
负载减小的存储模块分案申请说明本申请是国际申请日为2014年10月15日、于2016年03月11日进入中国国家阶段、国家申请号为201480050405.4、名称为“负载减小的存储模块”的中国专利技术专利申请的分案申请。相关申请本申请要求2013年10月15日提交的美国临时专利申请第61/891,331号的权利，其内容以引用的方式引入本申请。
技术介绍
计算存储系统通常由一个或多个动态随机存取存储器(DRAM)集成电路(本文称为DRAM器件)组成，它们连接至一个或多个处理器。多个DRAM器件可以布置在存储模块(诸如双列直插存储模块(DIMM))上。DIMM包括安装在印刷电路板(PCB)上的一系列DRAM器件，并且通常被设计用于个人计算机、工作站、服务器等。存在不同类型的存储模块，包括用于双倍数据速率类型3(DDR3)的负载减小DIMM(LRDIMM)，其被用于大容量服务器和高性能计算平台。存储容量可以由与许多DRAM器件和DIMM的用户相关联的数据(DQ)总线和请求(RQ)总线的加载来限制。LRDIMM可以通过使用存储缓冲部件(也称为寄存器)来增加存储容量。寄存的存储模块在DRAM器件和系本文档来自技高网...

【技术保护点】
1.一种母板基板，包括：第一集合的数据线和第二集合的数据线，所述第一集合的数据线被布置成第一集合的半字节，所述第二集合的数据线被布置成第二集合的半字节，其中所述第一集合的半字节和所述第二集合的半字节中的每个集合分别包括用于相应的定时信号的相应的定时线；处理器插槽，被连接到所述第一集合的数据线；第一槽，经由所述第一集合的半字节的第一子集被连接到所述处理器插槽；和第二槽，经由所述第一集合的半字节的第二子集被连接到所述处理器插槽，并且经由所述第二集合的半字节被连接到所述第一槽，其中所述第一集合的半字节的所述第一子集不连接到所述第二槽，并且其中所述第一集合的半字节的所述第二子集不连接到所述第一槽。

【技术特征摘要】
2013.10.15 US 61/891,3311.一种母板基板，包括：第一集合的数据线和第二集合的数据线，所述第一集合的数据线被布置成第一集合的半字节，所述第二集合的数据线被布置成第二集合的半字节，其中所述第一集合的半字节和所述第二集合的半字节中的每个集合分别包括用于相应的定时信号的相应的定时线；处理器插槽，被连接到所述第一集合的数据线；第一槽，经由所述第一集合的半字节的第一子集被连接到所述处理器插槽；和第二槽，经由所述第一集合的半字节的第二子集被连接到所述处理器插槽，并且经由所述第二集合的半字节被连接到所述第一槽，其中所述第一集合的半字节的所述第一子集不连接到所述第二槽，并且其中所述第一集合的半字节的所述第二子集不连接到所述第一槽。2.根据权利要求1所述的母板基板，其中所述第一集合的半字节的所述第一子集不与所述第一集合的半字节的所述第二子集重叠。3.根据权利要求1所述的母板基板，其中所述第二集合的数据线不连接到所述处理器插槽。4.根据权利要求1所述的母板基板，其中所述第一集合的半字节中的每个半字节包括所述第一集合的数据线中的相应4条数据线，并且其中所述第二集合的半字节中的每个半字节包括所述第二集合的数据线中的相应4条数据线。5.根据权利要求4所述的母板基板，其中所述第一集合的数据线包括72条数据线。6.根据权利要求5所述的母板基板，其中所述第二集合的数据线包括36条数据线。7.根据权利要求1所述的母板基板，其中所述第一集合的半字节的所述第一子集与所述第一集合的半字节的所述第二子集交错。8.根据权利要求1所述的母板基板，其中与所述第二槽上的所述第一集合的半字节的所述第二子集的位置相比，所述第一集合的半字节的所述第一子集连接到所述第一槽上的相同相对位置。9.根据权利要求1所述的母板基板，其中所述第二集合的半字节分别连接到所述第一槽上和所述第二槽上的相同相对位置。10.一种印刷电路板，包括：处理器插槽，具有被连接到第一集合的半字节的第一集合的偶数半字节连接和被连接到第二集合的半字节的第二集合的奇数半字节连接；第一模块插槽，具有被连接到所述第一集合的半字节的第二集合的偶数半字节连接和被连接到第三集合的半字节的第二集合的奇数半字节连接；和第二模块插槽，具有被连接到所述第二集合的半字节的第三集合的偶数半字节连接和被连接到所述第三集合的半字节的第三集合的奇数半字节连接，其中所述第一集合的半字节、所述第二集合的半字节和所述第三集合的半字节的中的每一个集合中的每个半字节包括用于定时信号的相应的多条线。11.根据权利要求10所述的印刷电路板，其中所述第一集合的半字节、所述第二集合的半字节和所述第三集合的半字节中的每一个集合中的每个半字节包括用于数据信号的相应的多条线。12.根据权利要求11所述的印刷电路板，其中用于来自所述第一集合的半字节和所述第二集合的半字节的数据信号的所述多条线的总数目为72。13.根据权利要求12所述的印刷电路板，其中用于所述第一集合的半字节和所述第二集合的半字节中的定时信号的所述多条线的总数目为36。14.根据权利要求12所述的印刷电路板，其中用于来自所述第三集合的半字节的数据信号的所述多条线的总数目为36。15.根据权利要求14所述的印刷电路板，其中用于来自所述第三集合的半字节的定时信号的所述多条线的总数目为18。16.一种母板基板，包括：第一集合的数据线和第二集合的数据线，所述第一集合的数据线包括被布置成第一集合的18个半字节的72条数据线并且所述第二集合的数据线包括被布置成第二集合的9个半字节的36条数据线，其中所述第一集合的半字节和所述第二集合的半字节中的每一个集合包括用于相应的定时信号的相应的定时线；处理器插槽，被连接到所述第一集合的数据线但不被连接到所述第二集合的数据线；第一槽，经由所述第一集合的18个半字节中的9个半字节的第一子集而不经由所述第一集合的18个半字节中的9个半字节的第二子集被连接到所述处理器插槽，所述第一子集与所述第二子集互斥；和第二槽，经由所述第一集合的18个半字节中的9个半字节的所述第二子集而不经由所述第一集合的18个半字节中的9个半字节的所述第一子集被连接到所述处理器插槽，并且经由所述第二集合的半字节而不经由所述第一集合的半字节被连接到所述第一槽。17.根据权利要求16所述的母板基板，其中所述第一集合的18个半字节中的9个半字节的所述第一子集与所述第一集合的18个半字节中的9个半字节的所述第二子集交错。18.根据权利要求16所述的母板基板，其中与所述第二槽上的所述第一集合的18个半字节中的9个半字节的所述第二子集的位置相比，所述第一集合的18个半字节中的9个半字节的所述第一子集连接到所述第一插槽上的相同相对位置。19.根据权利要求16所述的母板基板，其中所述第二集合的9个半字节分别连接到所述第一槽上和所述第二槽上的相同相对位置。20.一种母板基板，包括：第一集合的数据线和第二集合的数据线，所述第一集合的数据线被布置成第一集合的半字节，并且所述第二集合的数据线被布置成第二集合的半字节，其中所述第一集合的半字节和所述第二集合的半字节的每一个集合分别包括用于相应的定时信号的相应的定时线；处理器插槽，被连接到所述第一集合的数据线；第一槽，经由所述第一集合的半字节的第一子集被连接到处理器插槽；和第二槽，经由所述第一集合的半字节的第二子集被连接到所述处理器插槽，并且经由所述第二集合的半字节被连接到所述第一槽，其中所述第一集合的半字节中的每个半字节包括所述第一集合的数据线中的相应的4条数据线，其中所述第二集合的半字节中的每个半字节包括所述第二集合的数据线中的相应的4条数据线，并且其中所述第一集合的数据线包括72条数据线，并且其中所述第一集合的数据线包括72条数据线。21.根据权利要求20所述的母板基板，其中所述第二集合的数据线包括36条数据线。22.一种母板基板，包括：第一集合的数据线和第二集合的数据线，所述第一集合的数据线被布置成第一集合的半字节，并且所述第二集合的数据线被布置成第二集合的半字节，其中所述第一集合的半字节和所述第二集合的半字节中的每一个集合包括用于相应的定时信号的相应的定时线；处理器插槽，被连接到所述第一集合的数据线；第一槽，经由所述第一集合的半字...

【专利技术属性】
技术研发人员：F·A·韦尔，S·拉简，
申请(专利权)人：拉姆伯斯公司，
类型：发明
国别省市：美国,US