含有多条哑位线的多位元三维一次编程存储器制造技术

本发明专利技术提出一种多位元三维一次编程存储器（多位元3D‑OTP），它含有多个叠置在衬底电路上并与之耦合的OTP存储层。每个存储层含有多个OTP存储元，每个存储元存储多位（>1位）信息。

【技术实现步骤摘要】
含有多条哑位线的多位元三维一次编程存储器本申请是申请号为201710246048.4、申请日为2017年4月14日的中国专利申请的分案申请。
本专利技术涉及集成电路存储器领域，更确切地说，涉及一次编程存储器（OTP）。
技术介绍
三维一次编程存储器（3D-OTP）是一种单体（monolithic）半导体存储器，它含有多个垂直堆叠的OTP存储元。3D-OTP存储元分布在三维空间中，而传统平面型OTP的存储元分布在二维平面上。相对于传统OTP，3D-OTP具有存储密度大，存储成本低等优点。此外，与闪存相比，3D-OTP数据寿命长（>100年），适合长久存储用户数据。中国专利《三维只读存储器及其制造方法》（专利号：ZL98119572.5）提出了多种3D-OTP。图1描述了一种典型3D-OTP00。它含有一个半导体衬底0和两个堆叠在衬底0上方的OTP存储层100、200。其中，存储层200叠置在存储层100上。半导体衬底0中的晶体管及其互连线构成一衬底电路（包括3D-OTP的周边电路）。每个存储层（如100）含有多条地址线（包括字线20a、20b…和位线30a、30b…）和多个OTP存储元（如1aa-1bb…）。每个存储层（如100）还含有多个OTP阵列。每个OTP阵列是在一个存储层（如100）中所有共享了至少一条地址线的存储元之集合。接触通道孔（如20av、30av）将地址线（如20a、30a）和衬底0耦合。在现有技术中，每个OTP存储元存储一位信息，即每个存储元具有两种状态‛1’和‛0’：处于状态‛1’的存储元（‛1’存储元）能导通电流，而处于状态‛0’的存储元（‛0’存储元）则不能。由于每个存储元只能存储一位信息，3D-OTP的存储容量有限。
技术实现思路
本专利技术的主要目的是提供一种容量更大的3D-OTP。本专利技术的另一目的是提供一种更廉价的3D-OTP。本专利技术的另一目的是在存储元漏电流较大的情况下保证3D-OTP正常工作。本专利技术的另一目的是在外界干扰较大时保证3D-OTP正常工作。为了实现这些以及别的目的，本专利技术提出一种多位元三维一次编程存储器（多位元3D-OTP）。它含有多个堆叠在衬底上方并与该衬底耦合的OTP存储元。每个存储元含有一反熔丝膜，反熔丝膜的电阻在编程时从高阻态不可逆转地转变为低阻态。通过改变编程电流，已编程反熔丝膜具有不同电阻。OTP存储元具有N（N>2）种状态：0，1，…N-1。按其电阻从大到小排列为R0、R1...RN-1，其中，R0为状态’0’的电阻，R1为状态’1’的电阻，…RN-1为状态’N-1’的电阻。由于N>2，每个OTP存储元存储多位（>1位）信息。为了避免由于存储元漏电流较大而使读过程出错，本专利技术提出一种“全读”模式。在全读模式下，一个读周期内将读出被选中字线上所有存储元的状态。读周期分两个阶段：预充电阶段和读阶段。在预充电阶段，一个OTP存储阵列中的所有地址线（包括所有字线和所有位线）均被预充电到读出放大器的偏置电压。在读阶段，所有位线悬浮；未选中字线上的电压不变，被选中字线上的电压上升到读电压VR，并通过存储元向相应的位线充电。通过测量这些位线上的电压变化，可以推算出各个存储元的状态。为了在外界干扰较大时保证多位元3D-OTP的正常工作，本专利技术还提出采用差分读出放大器来测量存储元的状态。差分读出放大器的第一输入是待测数据存储元（存储数据的存储元）的位线电压Vb，第二输入是来自哑存储元（提供读出参考电压的存储元）的参考电压Vref。哑存储元也具有N种状态。为了测量数据存储元的状态，需要做N-1个测量。在第k（k=1，2，…N-1）个测量过程中，参考电压Vref,k=(Vk-1+Vk)/2，其中，Vk-1是’k-1’哑存储元的位线电压，Vk是’k’哑存储元的位线电压。如果Vref,k-1<Vb<Vref,k，则数据存储元的状态是’k’。相应地，本专利技术提出一种多位元三维一次编程存储器（多位元3D-OTP），其特征在于含有：一含有晶体管的半导体衬底(0)；多个堆叠在衬底上方并与该衬底耦合的OTP存储元(1aa-1ad)；每个存储元含有一个反熔丝膜(22)，该反熔丝膜(22)的电阻在编程时不可逆转地从高阻态转变为低阻态；所述反熔丝膜(22)具有N（N>2）种状态，不同状态下的反熔丝膜(22)具有不同电阻，所述反熔丝膜的电阻值由一编程电流设定。附图说明图1是一种三维一次编程存储器（3D-OTP）的透视图。图2A-图2D是具有四种状态的OTP存储元之截面图。图3表示一种OTP存储元的电路符号。图4A是四种OTP存储元的I-V图；图4B表示反熔丝电阻（RAF）与编程电流（IP）的关系。图5A-图5C是三种OTP存储元的截面图。图6A表示一种采用全读模式并使用单端读出放大器的OTP存储阵列；图6B是其电信号时序图。图7A表示一种采用全读模式并使用差分读出放大器的OTP存储阵列；图7B-图7C是其电信号时序图。图8A表示另一种采用全读模式并使用差分读出放大器的OTP存储阵列；图8B是其电信号时序图。图9是一种含有哑字线的OTP存储阵列。注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。在图6A、图7A、图8A和图9的电路图中，实心圆表示已编程存储元，空心圆表示未编程存储元。在本专利技术中，“/”表示“和”或“或”的关系。具体实施方式图2A-图2D是具有四种状态的OTP存储元1aa-1ad之截面图。它们分别处于四种状态：’0’,‘1’,‘2’,‘3’。每个OTP存储元（如1aa）含有一顶电极30a、一底电极20a、一反熔丝膜22和一准导通膜24。反熔丝膜22未编程时（图2A）具有高电阻。在编程后（图2B-图2D）不可逆转地转变为低电阻。准导通膜24具有如下特性：当外加电压的数值小于读电压或外加电压的方向与读电压相反时，准导通膜的电阻远大于其在读电压下的电阻。由于存储元1aa未编程，其反熔丝膜22中没有形成任何导体丝（conducivefilament）。存储元1ab-1ad已编程，其反熔丝膜22中形成了具有不同大小的导体丝25x-25z。其中，存储元1ab中的导体丝25x最细，其电阻在所有已编程反熔丝膜中最大；存储元1ad中的导体丝25z最粗，其电阻在所有已编程反熔丝膜中最小；存储元1ac中的导体丝25y介于存储元1ab和1ad之间，其电阻也介于两者之间。图3表示一种OTP存储元1的电路符号。存储元1含有一反熔丝12和一二极管14。反熔丝12含有反熔丝膜22，其电阻在编程时从高阻不可逆转地转变为低阻。二极管14含有准导通膜24，它泛指任何具有如下特征的二端器件：当其外加电压的数值小于读电压或外加电压的方向与读电压相反时，其电阻远大于其在读电压下的电阻。图4A-图4B披露各种OTP存储元1aa-1ad的电学特性。图4A是四种状态’0’-’3’下存储元1aa-1ad的I-V特性图。其中，I-V曲线130对应于状态为’0’的存储元1aa，I-V曲线131对应于状态为’1’的存储元1ab，本文档来自技高网...

【技术保护点】
1.一种多位元三维一次编程存储器（多位元3D‑OTP），其特征在于含有：一含有晶体管的半导体衬底(0)；一堆叠在该半导体衬底(0)上方的OTP存储阵列(0A)，该OTP存储阵列(0A)含有多个OTP存储元(1a0‑1zz)，每个存储元含有一反熔丝膜(22) ，所述多个OTP存储元(1a0‑1zz)包括第一未编程的OTP哑存储元(1a0)以及第二、第三和第四已编程的OTP哑存储元(1a1, 1a2, 1a3)；一条与该第一哑存储元(1a0)耦合的第一哑位线(31a)；一条与该第二哑存储元(1a1)耦合的第二哑位线(31b)；一条与该第三哑存储元(1a2)耦合的第三哑位线(31c)，所述第二和第三哑存储元(1a1, 1a2)处于相同状态；一条与该第四哑存储元(1a3)耦合的第四哑位线(31d) ，所述第二和第四哑存储元(1a1, 1a3)处于不同状态；多个将所述OTP存储元与所述半导体衬底(0)耦合的接触通道孔(20av)；一形成在所述半导体衬底(0)上的第一差分放大器(58a)，该第一差分放大器(58a)含有第一输入(53a)，该第一输入(53a)与所述第一和第二哑位线(31a, 31b)耦合；一形成在所述半导体衬底(0)上的第二差分放大器(58b)，该第二差分放大器(58b)含有第二输入(53b)，该第二输入(53b)与所述第三和第四哑位线(31c, 31d)耦合；所述OTP存储元具有N（N>2）种状态，不同状态OTP存储元的编程电流不同。...

【技术特征摘要】
2016.04.14 CN 20161023801271.一种多位元三维一次编程存储器（多位元3D-OTP），其特征在于含有：一含有晶体管的半导体衬底(0)；一堆叠在该半导体衬底(0)上方的OTP存储阵列(0A)，该OTP存储阵列(0A)含有多个OTP存储元(1a0-1zz)，每个存储元含有一反熔丝膜(22)，所述多个OTP存储元(1a0-1zz)包括第一未编程的OTP哑存储元(1a0)以及第二、第三和第四已编程的OTP哑存储元(1a1,1a2,1a3)；一条与该第一哑存储元(1a0)耦合的第一哑位线(31a)；一条与该第二哑存储元(1a1)耦合的第二哑位线(31b)；一条与该第三哑存储元(1a2)耦合的第三哑位线(31c)，所述第二和第三哑存储元(1a1,1a2)处于相同状态；一条与该第四哑存储元(1a3)耦合的第四哑位线(31d)，所述第二和第四哑存...

【专利技术属性】
技术研发人员：张国飙，
申请(专利权)人：成都三维艾匹科技有限公司，
类型：发明
国别省市：四川,51