像素单元及其驱动方法、显示面板技术

本发明专利技术实施例提供一种像素单元及其驱动方法、显示面板。像素单元包括控制电路、数据电路和N个子像素，控制电路用于控制所述N个子像素中X个子像素连接，X为大于等于2、小于等于N的正整数；数据电路用于向所述X个子像素输出数据电压。像素单元的驱动方法包括：所述控制电路控制所述N个子像素中的X个子像素连接，所述数据电路向所述X个子像素输出数据电压。本发明专利技术将像素分割和多灰阶驱动有机地集成在一起，在像素分割的基础上结合多灰阶驱动，可以利用较少的薄膜晶体管实现较多的灰阶。与现有像素分割方式或多灰阶驱动方式相比，本发明专利技术有效减少薄膜晶体管的数量，电路结构简洁且有利于布局，简化了像素结构，有效提高了像素开口率。

【技术实现步骤摘要】
像素单元及其驱动方法、显示面板
本专利技术涉及显示
，具体涉及一种像素单元及其驱动方法、显示面板。
技术介绍
随着显示技术的飞速发展，液晶(LiquidCrystalDisplay，LCD)显示装置以其低功耗、驱动电压低等优点，广泛地应用于各种电子设备中。同时，随着智能穿戴、移动应用等技术的发展，且用户对于LCD显示装置的亮度、色彩饱和度以及分辨率提出了新的要求，使得显示装置的功耗随之升高。为了降低显示装置的功耗，现有技术提出了一种新型低功耗LCD显示技术：像素存储器(MemoryInPixel，MIP)显示技术。MIP显示技术是在LCD显示装置的每个像素内设置静态随机存取存储器(StaticRandomAccessMemory，SRAM)，SRAM将输入像素的数据电压存储一定时间用于显示，无需以帧周期执行数据电压的写入动作，因此避免了数据电压多次写入产生的功耗，能够减小电力消耗。由于该技术无需改变LCD制备工艺，无需新型材料开发，结构简单，成本低，因而近年得到较大发展。现有采用MIP的LCD显示装置的灰阶表现非常单纯，每个像素只能表现2个灰阶：黑色和白色。为了能够表现出较多的灰阶，现有技术通常采用像素分割方式和多灰阶驱动方式实现。像素分割方式是将一个像素分割成多个子像素，每个子像素单独控制灰阶。多灰阶驱动方式是设置多个驱动单元连接一个像素，每个驱动单元向该像素输出一个灰阶信号。经本申请专利技术人研究发现，现有像素分割方式和多灰阶驱动方式均存在像素结构复杂和开口率低等缺陷。
技术实现思路
本专利技术实施例所要解决的技术问题是，提供一种像素单元及其驱动方法、显示面板，以克服现有实现多灰阶显示存在的像素结构复杂和开口率低等缺陷。为了解决上述技术问题，本专利技术实施例提供了一种像素单元，包括N个子像素，N为大于等于2的正整数，以及控制电路，用于控制所述N个子像素中X个子像素连接，X为大于等于2、小于等于N的正整数；数据电路，用于向所述X个子像素输出数据电压。可选地，所述N个子像素的面积不同。可选地，所述N个子像素的面积之比为：1:2：……：2N-1。可选地，所述控制电路包括至少N-1个控制单元，每个控制单元包括一条驱动线、一个输入薄膜晶体管和一个扫描薄膜晶体管，所述输入薄膜晶体管的栅极通过所述扫描薄膜晶体管连接所述驱动线，所述输入薄膜晶体管的第一极和第二极分别连接两个子像素。可选地，所述扫描薄膜晶体管的栅极连接栅线，第一极连接驱动线，第二极连接输入薄膜晶体管的栅极，同时第二极与公共电压线形成栅存储电容；所述输入薄膜晶体管的栅极连接扫描薄膜晶体管的第二极，第一极连接一个子像素，第二极连接另一个子像素。可选地，所述数据电路包括至少N个数据单元，每个数据单元包括一条数据线、一条驱动线、一个输入薄膜晶体管和一个扫描薄膜晶体管，所述输入薄膜晶体管的栅极通过所述扫描薄膜晶体管连接所述驱动线，所述输入薄膜晶体管的第一极连接所述数据线，第二极连接一个子像素。可选地，所述扫描薄膜晶体管的栅极连接栅线，第一极连接驱动线，第二极连接输入薄膜晶体管的栅极，同时第二极与公共电压线形成栅存储电容；所述输入薄膜晶体管的栅极连接扫描薄膜晶体管的第二极，第一极连接数据线，第二极连接一个子像素。可选地，所述像素单元包括第一～第四子像素，所述控制电路包括第一～第三控制单元，所述数据电路包括第一～第四数据单元；其中，第一控制单元包括第一驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第一驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第四子像素，第二极连接第一子像素；第二控制单元包括第二驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第二驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第三子像素，第二极连接第一子像素；第三控制单元包括第三驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第三驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第二子像素，第二极连接第一子像素；第一数据单元包括第一数据线、第四驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第四驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第一数据线，第二极连接第一子像素；第二数据单元包括第二数据线、第五驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第五驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第二数据线，第二极连接第一子像素；第三数据单元包括第三数据线、第六驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第六驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第三数据线，第二极连接第一子像素；第四数据单元包括第四数据线、第七驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第七驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第四数据线，第二极连接第一子像素。可选地，所述像素单元包括第一～第四子像素，所述控制电路包括第一～第四控制单元，所述数据电路包括第一～第四数据单元；其中，第一控制单元包括第一驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第一驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第四子像素，第二极连接其它控制单元和数据单元中输入薄膜晶体管的第二极；第二控制单元包括第二驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第二驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第三子像素，第二极连接第一控制单元中输入薄膜晶体管的第二极；第三控制单元包括第三驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第三驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第二子像素，第二极连接第一控制单元中输入薄膜晶体管的第二极；第四控制单元包括第四驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第四驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第一子像素，第二极连接第一控制单元中输入薄膜晶体管的第二极；第一数据单元包括第一数据线、第五驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第五驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第一数据线，第二极连接第一控制单元中输入薄膜晶体管的第二极；第二数据单元包括第二数据线、第六驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第六驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第二数据线，第二极连接第一控制单元中输入薄膜晶体管的第二极；第三数据单元包括第三数据线、第七驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第七驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接本文档来自技高网...

【技术保护点】
1.一种像素单元，其特征在于，包括N个子像素，N为大于等于2的正整数，以及控制电路，用于控制所述N个子像素中X个子像素连接，X为大于等于2、小于等于N的正整数；数据电路，用于向所述X个子像素输出数据电压。

【技术特征摘要】
1.一种像素单元，其特征在于，包括N个子像素，N为大于等于2的正整数，以及控制电路，用于控制所述N个子像素中X个子像素连接，X为大于等于2、小于等于N的正整数；数据电路，用于向所述X个子像素输出数据电压。2.根据权利要求1所述的像素单元，其特征在于，所述N个子像素的面积不同。3.根据权利要求2所述的像素单元，其特征在于，所述N个子像素的面积之比为：1:2：……：2N-1。4.根据权利要求1～3任一所述的像素单元，其特征在于，所述控制电路包括至少N-1个控制单元，每个控制单元包括一条驱动线、一个输入薄膜晶体管和一个扫描薄膜晶体管，所述输入薄膜晶体管的栅极通过所述扫描薄膜晶体管连接所述驱动线，所述输入薄膜晶体管的第一极和第二极分别连接两个子像素。5.根据权利要求4所述的像素单元，其特征在于，所述扫描薄膜晶体管的栅极连接栅线，第一极连接驱动线，第二极连接输入薄膜晶体管的栅极，同时第二极与公共电压线形成栅存储电容；所述输入薄膜晶体管的栅极连接扫描薄膜晶体管的第二极，第一极连接一个子像素，第二极连接另一个子像素。6.根据权利要求1～3任一所述的像素单元，其特征在于，所述数据电路包括至少N个数据单元，每个数据单元包括一条数据线、一条驱动线、一个输入薄膜晶体管和一个扫描薄膜晶体管，所述输入薄膜晶体管的栅极通过所述扫描薄膜晶体管连接所述驱动线，所述输入薄膜晶体管的第一极连接所述数据线，第二极连接一个子像素。7.根据权利要求6所述的像素单元，其特征在于，所述扫描薄膜晶体管的栅极连接栅线，第一极连接驱动线，第二极连接输入薄膜晶体管的栅极，同时第二极与公共电压线形成栅存储电容；所述输入薄膜晶体管的栅极连接扫描薄膜晶体管的第二极，第一极连接数据线，第二极连接一个子像素。8.根据权利要求1～3任一所述的像素单元，其特征在于，所述像素单元包括第一～第四子像素，所述控制电路包括第一～第三控制单元，所述数据电路包括第一～第四数据单元；其中，第一控制单元包括第一驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第一驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第四子像素，第二极连接第一子像素；第二控制单元包括第二驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第二驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第三子像素，第二极连接第一子像素；第三控制单元包括第三驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第三驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第二子像素，第二极连接第一子像素；第一数据单元包括第一数据线、第四驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第四驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第一数据线，第二极连接第一子像素；第二数据单元包括第二数据线、第五驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第五驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第二数据线，第二极连接第一子像素；第三数据单元包括第三数据线、第六驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第六驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第三数据线，第二极连接第一子像素；第四数据单元包括第四数据线、第七驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第七驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第四数据线，第二极连接第一子像素。9.根据权利要求1～3任一所述的像素单元，其特征在于，所述像素单元包括第一～第四子像素，所述控制电路包括第一～第四控制单元，所述数据电路包括第一～第四数据单元；其中，第一控制单元包括第一驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第一驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第四子像素，第二极连接其它控制单元和...

【专利技术属性】
技术研发人员：韩承佑，林允植，严允晟，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11