通过组合工艺形成的电互连制造技术

本公开大体涉及一种电子芯片封装，该封装可包括管芯和大体上包围该管芯的堆积层。电互连可电耦合到管芯，并且至少部分穿过堆积层。可采用电互连中的第一个将光发射器电耦合到管芯，且将该光发射器构造为从电子芯片封装的第一主表面发射光。可采用电互连中的第二个将焊接凸点电耦合到管芯，且将该焊接凸点定位在电子芯片封装中的不同于第一主表面的第二主表面上。

【技术实现步骤摘要】
通过组合工艺形成的电互连
本公开大体涉及电互连的形成及其方法。
技术介绍
电子芯片封装、印刷电路板以及其它本领域已知的电子封装已合并了各种类型材料的多个层。某些层可利用金属或其它传导材料来制作用于将电信号从板上的一个地方路由到另一地方的导线，或建立接地层等等。其它层可利用绝缘体(例如电介质)用于物理分开电传导层并向板提供机械稳定性。为了在传导层之间提供电通信，可以贯穿绝缘体层在导线之间建立电传导结构(例如通孔)。依据本领域已知的各种方法，通过钻通绝缘体层并在通孔中施加与导线电通信的导体，来常规地建立通孔。附图说明图1A和图1B是电子封装的示意性剖面图。图2A-2H示出用于制作电子封装的示意性的顺序工艺流程。图3A-3H示出用于制作电子封装的示意性的顺序工艺流程。图4是电子封装的顶视图。图5是用于制作电子封装的流程图。图6是合并了至少一个电子封装的电子设备的框图。具体实施方式以下的描述和附图充分地阐述了具体实施例，以使本领域技术人员能够实践它们。另外的实施例可合并结构的、逻辑的、电气的工艺和其它改变。某些实施例的部分和特征可被包含在，或替代其它实施例的部分和特征。权利要求中列举的实施例包含了那些权利要求的所有可获得的等同形式。常规的电互连钻孔(例如使用激光钻孔、机械钻孔以及等等)在互连之间可具有相对高的变化，甚至在同一板内也是如此。这样的变化可将其显现在位置变化、x-y平面变化、尺寸变化、形状变化以及等等。常规钻孔工艺可包括误差幅度，随着部件尺寸和板的迹线减小，这个误差幅度可变得越来越显著。在一示例中，各种钻孔和通孔形成技术可具有十五(15)微米的对准容差，同时板制造工艺可提供在九(9)到十二(12)微米之间的最小迹线尺寸。所以，在各种环境中，例如通孔被放置为紧邻另一个的那些环境(例如，在输入／输出区域)中，迹线尺寸的进一步减小的效用会被降低(因为通孔的尺寸没有被因此类似地减小)，从而减小板上的密度的可能增大。本公开涉及通过形成通孔，例如通过半加成工艺(SAP)，而不是通过在绝缘体中钻孔，来建立通孔。换句话说，通孔可被在绝缘体层之前或可能与绝缘体层并行地形成，而绝缘体然后可能形成在通孔的周围，而不是先形成绝缘体层，然后切除绝缘体材料并在已经建立的绝缘体上形成通孔。因为可依据例如与可用于在板中迹线的工艺同样的、类似的或相关的工艺来建成这样的通孔，所以通孔可被构建为与轨道具有相同或类似的容差。进一步的，因为这样的通孔是不依赖于去除绝缘的工艺，通孔可以具有可配置和可选择的形状和尺寸。在各种实施例中，通孔可被尺寸调节为与电子封装内的输入／输出焊盘和电传导迹线相同或类似的尺寸。图1A和图1B分别是电子封装100A、100B(例如印刷电路板或芯片封装)的示意性剖面图。每个封装100A、100B在绝缘体104内包括管芯101和电互连(例如通孔102A、102B)。管芯101可电耦合到通孔102A、102B(没有示出)。通孔102A可利用划线工艺(例如激光划线工艺)形成，同时通孔10213可根据干膜抗蚀剂工艺形成。每个通孔102(总体涉及通孔102A、102B)和绝缘体104可在多阶段和／或多层中形成。每个封装100(总体涉及封装100A、100B)包括第一金属层106、包含通孔102的第二金属层108、以及第三金属层110。应当注意，封装通常可被视为仅仅具有两层金属，例如可形成两条迹线或导电线，而通孔在金属层之间。但是，因为通孔102可以在SAP金属应用的三个阶段中形成，所以为了描述的目的可以理解通孔102包括三个金属层106、108、110。但是，这种通孔102仍然可以仅仅包含第一层和第三层106、110中的两个焊盘和它们之间的第二层108中的通孔导体。在各种示例中，通孔102可与常规通孔(例如由钻孔及相关技术形成的通孔)区别在于：与可能具有实质上锥形或不规则的边缘(例如来自激光钻孔中的激光焦点变化、或机械钻孔中的振动或其它不规则性)的常规钻孔通孔相比较，通孔102的第二金属层108具有边缘111，其大体上关于彼此平行和／或正交于由金属层106、110形成的主平面。由于本文描述的工艺的缘故，通孔102可在第二金属层108的顶部具有与底部本质上相同的尺寸。此外，至少部分由于本文描述的工艺的缘故，通孔102可根据期望被成形为在所利用的制造工艺的容限之内，并且可包含根据期望的多个金属层106、108、110。电子封装100可包括导电线112。导电线112可电耦合电子封装100的各种部件。在特定示例中，这种导电线112可被限定为存在于封装100中的单个层中(例如在说明性示例中，在层110中)，同时通孔102在单独层106、110之间延伸。在各种示例中，导电线112由与通孔102相同的导电材料制成，同时在各种替代示例中，通孔102和导电线112可由不同材料制成。在特定示例中，电管芯的电气互连、输入／输出端口、和测试点可利用导电线112和通孔102来关于彼此电耦合。图2A-2H示出用于制造电子封装100A的示意性顺序工艺流程。工艺流程可进一步用于制造各种电子封装，同时电子封装100A自身可根据任何合适的特定工艺来制造。在图2A中，在绝缘体104的第一堆积(buildup)层202上施加沉积层200。在各种示例中，将第一金属层106预先嵌入到堆积层202中。在各种示例中，第一金属层106被施加有沉积层200。在各种示例中，利用无电镀沉积工艺施加沉积层200。在各种示例中，第一金属层106和沉积层200是各种示例性传导材料和金属中的铜。在图2B中，在沉积层200的顶部上施加掩模层204。在各种示例中，掩模层204是干膜抗蚀剂层。在特定示例中，在沉积层200的顶部上层叠干膜抗蚀剂层。在这样的示例中，干膜抗蚀剂层被曝光和显影(develop)。如所示出的，掩模层204的施加留下了具有合适尺寸以接纳第二金属层108的凹部206。如本文所讨论的，可施加掩模层204来以多种形状和构造形成凹部206。可通过在干膜抗蚀剂中图案化来形成凹部206。在图2C中，在掩模层204中的凹部206之内施加第二金属层108。在各种示例中，采用电解沉积施加第二金属层108。可选地，通过层压或其它应用工艺来施加第二金属层108。在各种示例中，第二金属层108由铜形成。在图2D中，去除掩模层204。在其中掩模层204是干膜抗蚀剂的各种示例中，通过剥离来去除掩模层204。和干膜抗蚀剂剥离一样，可以应用蚀刻工艺(例如在干膜抗蚀剂剥离之后)来去除例如沉积层200。去除掩模层204的结果是，形成通孔102A的第二金属层108大体上没有被覆盖。应当注意，如本文公开的，部分由于掩模层204的构造性，不同通孔102A的物理尺寸，以及在各种具体示例中的金属层108的物理尺寸，可改变。在图2E中，施加绝缘体104的第二堆积层208以大体上围绕且隔绝第二金属层108。在各种示例中，第二堆积层208是电介质，与绝缘体104的剩余部分一样。在各种示例中，可将第二金属层108的顶表面210暴露出来。在图2F中，在第二堆积层208覆盖第二金属层108的顶表面210的情况下，通过去除第二堆积层208中在顶表面之上的部分而将顶表面210暴露。在各种示例中，通过激光划线工艺来去除本文档来自技高网...

【技术保护点】
1.一种制造电气封装的方法，包括：针对嵌入到第一绝缘体层中的第一导电层建立掩模层，所述掩模层形成凹部；在所述凹部之内形成金属层，所述金属层的至少一部分在所述金属层的第一端部与所述第一导电层电耦合；去除所述掩模层；在之前至少部分由所述掩模层所占据的空间中形成第二绝缘体层，将所述金属层嵌入到所述第二绝缘体层之内；在所述金属层和所述第二绝缘体层的第一主表面上形成第二掩模层，所述第二掩模层与所述金属层的所述第一主表面直接接触并且形成第二凹部；在所述第二凹部之内形成第二导电层，所述第二导电层在所述金属层的第二端部与所述金属层电耦合；以及形成第三绝缘体层，所述第三绝缘体层与所述第二导电层直接接触并且包围所述第二导电层。

【技术特征摘要】
2012.12.17 US 13/717,0481.一种制造电气封装的方法，包括：针对嵌入到第一绝缘体层中的第一导电层建立掩模层，所述掩模层形成凹部；在所述凹部之内形成金属层，所述金属层的至少一部分在所述金属层的第一端部与所述第一导电层电耦合；去除所述掩模层；在之前至少部分由所述掩模层所占据的空间中形成第二绝缘体层，将所述金属层嵌入到所述第二绝缘体层之内；在所述金属层和所述第二绝缘体层的第一主表面上形成第二掩模层，所述第二掩模层与所述金属层的所述第一主表面直接接触并且形成第二凹部；在所述第二凹部之内形成第二导电层，所述第二导电层在所述金属层的第二端部与所述金属层电耦合；以及形成第三绝缘体层，所述第三绝缘体层与所述第二导电层直接接触并且包围所述第二导电层。2.如权利要求1所述的制造电气封装的方法，进一步包括，去除所述第二绝缘体层的一部分以形成第二凹部，并且其中，在所述第二凹部之内形成所述第二导电层。3.如权利要求1-2中的任一项所述的制造电气封装的方法，其中，通过划线工艺去除所述第二绝缘体层的所述部分。4.如权利要求1-2中的任一项所述的制造电气封装的方法，其中，所述掩模层和所述第二掩模层是干膜抗蚀剂。5.如权利要求1-2中的任一项所述的制造电气封装的方法，其中，所述第一导电层、所述金属层和所述第二导电层形成通孔，其中，所述通孔电耦合第一导电线和第二导电线。6.如权利要求5所述的制造电气封装的方法，其中，所述通孔具有非圆形的轮廓。7.如权利要求5所述的制造电气封装的方法，其中，所述通孔具有不规则的轮廓。8.如权利要求1-2中的任一项所述的制造电气封装的方法，其中，所述金属层具有正交于所述第一导电层和所述第二导电层的侧边。9.如权利要求1-2中的任一项所述的制造电气封装的方法，其中，采用电解沉积工艺形成所述金属层。10.如权利要求1-2中的任一项所述的制造电气封装的方法...

【专利技术属性】
技术研发人员：M·K·罗伊，M·J·马努沙罗，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US