场效应晶体管及其应用制造技术

本发明专利技术公开了一种场效应晶体管及其应用。所述场效应晶体管包括源极、漏极以及沟道区，所述源极与漏极之间经沟道区连接，所述沟道区上设置有作为晶体管输入极的栅极，所述栅极与沟道区之间设置有介质层，所述晶体管的输出极至少局部设于所述沟道区内或与所述沟道区直接接触。较之现有技术，本发明专利技术提供的场效应晶体管结构更为简单，可以实现反相器、非门、非门电路、与非门、或非门以及或门等多种功能，同时其制作工艺简单，可以与现有的晶体管制作工艺兼容，且成本低廉，具有广阔的应用前景。

【技术实现步骤摘要】
场效应晶体管及其应用
本专利技术涉及一种晶体管，特别是一种具有改良结构的场效应晶体管及其应用。
技术介绍
门电路是用以实现基本逻辑运算和复合逻辑运算的单元电路。常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。传统的门电路中一般是采用CMOS双器件反相器作为其核心部件之一。请参考图1所示为常见CMOS反相器的电路结构示意图，其主要由一个沟道增强型NMOS管10和一个沟道增强型PMOS管20串联组成。所述NMOS管10与PMOS管20的栅极连接，作为反相器的输入端11；所述NMOS管10的漏极与PMOS管20的漏极连接，作为反相器的输出端12；所述NMOS管的源极接低电位端或接地；所述PMOS管的源极连接高电位Vdd。更为典型的一种CMOS反相器的结构可以参阅图2所示。尽管此类CMOS反相器具有诸如静态功耗较低、抗干扰能力较强、电源利用率较高、输入阻抗较高，带负载能力较强等一系列的优点，但其结构较为复杂，在制作时亦需要较为繁复的操作和相对严苛的工艺条件，成本较高。另外，现有的此类CMOS反相器的面积较大，若通过传统方法一一进行工艺更新来减小面积，成本极高，例如，若将14nm工艺线换成10nm工艺线需要10亿美金级别的改造成本。
技术实现思路
本专利技术的主要目的在于提供一种场效应晶体管及其应用，以克服现有技术中的不足。为实现前述专利技术目的，本专利技术采用的技术方案包括：本专利技术实施例提供了一种场效应晶体管，包括源极、漏极以及沟道区，所述源极与漏极之间经沟道区连接，所述沟道区上设置有作为晶体管输入极的栅极，所述栅极与沟道区之间设置有介质层，所述晶体管的输出极至少局部设于所述沟道区内或与所述沟道区直接接触。其中，通过采用前述设计，例如将栅极设置于沟道区上方的结构，可以使本申请实施例场效应晶体管的制作更为简单可控，并更好的与现有晶体管制作工艺兼容。在一些实施方案中，所述场效应晶体管包括半导体层，所述半导体层内分布有沟道区、源区以及漏区，所述源区、漏区分别与源极、漏极连接，所述栅极设于半导体层表面并位于沟道区上方。例如，在一些较为具体的实施方案中，所述半导体层的第一表面上设置有作为晶体管输入极的栅极。在一些实施方案中，所述栅极为顶栅，并且所述场效应晶体管还包括用于调控沟道区的底栅，所述顶栅、底栅分别设置于所述沟道区的上方、下方。例如，在一些较为具体的实施方案中，所述底栅设于半导体层的第二表面，所述第二表面与第一表面相背对设置。在一些实施方案中，所述栅极为顶栅，并且所述场效应晶体管还包括用于调控沟道区的侧栅。例如，在一些较为具体的实施方案中，所述侧栅设于半导体层的第一表面。进一步地，在一些较为具体的实施方案中，所述侧栅设置于顶栅的旁边且不在所述沟道区上。进一步地，在一些较为具体的实施方案中，所述侧栅为两个以上。进一步地，在一些较为具体的实施方案中，所述侧栅设于所述介质层上。在一些实施方案中，所述输出极的至少局部区域设于栅极正下方。在一些实施方案中，所述输出极分布在偏离栅极正下方的其它区域内。在一些实施方案中，所述输出极输出的逻辑值在沟道区导通时为逻辑1，在沟道区截断时为逻辑0。或者，在一些实施方案中，所述输出极输出的逻辑值在沟道区导通时为逻辑0，在沟道区截断时为逻辑1。在一些实施方案中，前述沟道区的材质包括石墨烯，碳纳米管，或者铟锡氧化物、铟钾锌氧、氧化锡、二氧化钛、氧化镓、ITO、In2O3、氧化锌、P型Cu2O、SnO、NiO、CuO、V2O3、WO3、氧化钼、Co3O4等形成的材料层、纳米线、二维材料，且不限于此，例如还可以为其它的半导体材料。在一些实施方案中，前述的半导体层可以是第一掺杂类型的，而源区、漏区可以是第二掺杂类型的。进一步的，前述第一掺杂类型可以是P型或N型的，相应的，第二掺杂类型为不同于第一掺杂类型的N型或P型。在另外一些实施方案中，也可以是源区、漏区与分布于沟道区中的导电沟道同为N型等的，即，源区、漏区直接通过所述导电沟道连接。进一步的，所述半导体层可以采用业界已知的半导体材料，例如P型硅或N型硅等。而所述的源区和漏区可以是通过光刻、扩散工艺等对半导体层中的相应区域进行掺杂而形成，这些工艺均是业界已知的，此处不再赘述。在一些较佳实施方案中，所述场效应晶体管为鳍式场效应晶体管(FinFET，FinFieldEffectTransistor)，所述晶体管的输出极至少局部设于所述晶体管的鳍式沟道区内。进一步的，所述场效应晶体管显然还包括源极、漏极等，而所述的源极、漏极、顶栅和底栅等均可采用业界已知的导体特性材料，例如，金属、合金、导电聚合物、导电碳纳米管、铟锡氧化物(ITO)、铟镓锌氧化物(IGZO)等，其中，金属为铝、铜、钨、钼、金或铯等；合金至少含有铝、铜、钨、钼、金、铯中的两种，且不限于此。前述源极、漏极可以是掺杂或不掺杂的。进一步的，所述输入极可以是与栅极分立的结构，也可以是与栅极一体设置的，其材质亦可以选自前述的导体特性材料。进一步的，所述输出极的材质同样可以选自前述的导体特性材料，例如可以是掺杂半导体、也可以是金属等。所述输出极可以与源、漏区掺杂同时形成，也可以与源、漏极同时生长形成。进一步的，所述沟道区可以是多种合适形状的，例如条状。而对于所述沟道区的尺寸，其可以依据实际应用的需求而定。例如，在一些实施案例中，所述沟道区的长度可以为0.001～5000μm，优选为0.01～100μm，更优选为0.1～10μm，宽度为0.0001～1000μm，优选为0.01～100μm，更优选为0.01～10μm，沟道区的电学厚度为0.001～8000nm，优选为0.01～200nm，更优选为1～50nm。进一步的，所述的介质层采用绝缘材料，其物理厚度可以为0.001～1000μm，优选为1～200μm，当然也可以依据实际应用的需求而调整为其它尺寸。进一步的，所述介质层的材质可以为二氧化硅(例如多孔二氧化硅、热生长二氧化硅)、苯并环丁烯、聚酯、丙烯酸树脂、氧化铝、氮氧化硅等高K栅介质材料，其可以是通过物理、化学气相沉积法等在半导体层上形成，也可以是将介质薄膜从外界转移到半导体层上形成。进一步的，位于所述沟道区上的顶栅优选尽可能地靠近沟道区。进一步的，通过改变输入极、输出极的电压，可以使本专利技术的场效应晶体管实现多个逻辑功能，例如与门、非门、与非门等。更进一步的，前述的底栅也可以是不必要的，例如，在只要求本专利技术实施例的场效应晶体管实现非门时，底栅是可以省略的。同样的，前述侧栅也可以是非必要的，且其在所述场效应晶体管中的设置位置，可以依据实际需要而定，这是本领域技术人员依据本说明书和业界常识可以知悉的，此处不再予以详细解释。本专利技术实施例还提供了所述场效应晶体管的用途，例如在构建逻辑电路中的用途。相应的，本专利技术实施例还提供了一种装置，其包含所述的场效应晶体管。所述的装置可以是集成电路、电子器件、机电设备、光电设备等等，且不限于此。例如，所述的装置可以包括数字电路或模拟电路，所述的数字电路或模拟电路包括所述的场效应晶体管。其中，当应用于数字电路时，所述场效应晶体管的输出可以是0/1。而当应用于模拟电路时，所述场效应晶体管可以输出连续信号。较之现有技术，本专利技术提供的场效应晶体管结构本文档来自技高网...

【技术保护点】
1.一种场效应晶体管，包括源极、漏极以及沟道区，所述源极与漏极之间经沟道区连接，所述沟道区上设置有作为晶体管输入极的栅极，所述栅极与沟道区之间设置有介质层，其特征在于：所述晶体管的输出极至少局部设于所述沟道区内或与所述沟道区直接接触。

【技术特征摘要】
1.一种场效应晶体管，包括源极、漏极以及沟道区，所述源极与漏极之间经沟道区连接，所述沟道区上设置有作为晶体管输入极的栅极，所述栅极与沟道区之间设置有介质层，其特征在于：所述晶体管的输出极至少局部设于所述沟道区内或与所述沟道区直接接触。2.如权利要求1所述的场效应晶体管，其特征在于：所述场效应晶体管包括半导体层，所述半导体层内分布有沟道区、源区以及漏区，所述源区、漏区分别与源极、漏极连接，所述栅极设于半导体层表面并位于沟道区上方。3.如权利要求1所述的场效应晶体管，其特征在于：所述栅极为顶栅，并且所述场效应晶体管还包括用于调控沟道区的底栅，所述顶栅、底栅分别设置于所述沟道区的上方、下方。4.如权利要求1所述的场效应晶体管，其特征在于：所述栅极为顶栅，并且所述场效应晶体管还包括用于调控沟道区的侧栅。5.如权利要求4所述的场效应晶体管，其特征在于：所述侧栅设置于顶栅的旁边且不在所述沟道区上；和/或，所述侧栅为两个以上；和/或，所述侧栅设于...

【专利技术属性】
技术研发人员：戴明志，
申请(专利权)人：中国科学院宁波材料技术与工程研究所，
类型：发明
国别省市：浙江,33