一种基于贪婪式算法的多通道DDR控制器制造技术

本发明专利技术提供了基于贪婪式算法的多通道DDR控制器，与外部总线通信连接，所述控制器包括：分布式控制器、访存请求调度器以及存储颗粒，所述存储颗粒提供数据通道，分布式控制器与数据通道一一对应连接，各分布式控制器通过连接到同一个访存请求调度器与外部总线进行交互；访存请求调度器对总线上发起的访存请求按贪婪式调度算法进行重排序，再将所述访存请求分配到空闲的数据通道上执行。有益效果：能够减少处理同一请求序列所需要的总的时间，进而提高多通道DDR的访存性能。

A multi channel DDR controller based on greedy algorithm

The invention provides a multi-channel DDR controller based on greedy algorithm, which communicates with an external bus. The controller includes a distributed controller, a memory request scheduler and a storage granule. The storage granule provides a data channel, and the distributed controller is connected with the data channel one by one. The access request scheduler interacts with the external bus by connecting to the same access request scheduler; the access request scheduler reorders the access requests initiated on the bus according to the greedy scheduling algorithm, and then allocates the access requests to the idle data channel for execution. Beneficial effect: It can reduce the total time required to process the same request sequence, thereby improving the memory access performance of multi-channel DDR.

【技术实现步骤摘要】
一种基于贪婪式算法的多通道DDR控制器
本专利技术涉及多通道控制器领域，尤其涉及一种基于贪婪式算法的多通道DDR控制器。
技术介绍
随着计算机科学技术的发展，半导体工艺水平不断提高，微处理器和存储器的性能都有了很大的提升。然而，由图1可见，相比较于微处理器的提升幅度，存储器的速度提高的很慢，两者发展速度的不匹配，已经成为制约计算机整体性能的一大重要因素。因此，业界专利技术出了各种方法来缓解片外访存的压力，比如常见的Cache，SPM（ScratchPadMemory）缓存技术等等，片外存储大多为双倍速率同步动态随机存储器（DoubleDataRateSynchronousDynamicRandomAccessMemory,DDRSDRAM）。嵌入式平台为降低功耗多数使用低功耗DDR（Low-PowerDDRSDRAM，LPDDR）。当处理器访问的数据不在缓存中时，DDR控制器会依照访存地址将片外存储数据移至片内缓存中，利用缓存降低CPU或者MPU（MicroProcessorUint）的访存次数，来间接的降低片外访存压力。然而，Cache、SPM等缓存技术，本质上是利用局部性原理在S本文档来自技高网...

【技术保护点】
1.一种基于贪婪式算法的多通道DDR控制器，与外部总线通信连接，其特征在于，所述控制器包括：分布式控制器、访存请求调度器以及存储颗粒，所述存储颗粒提供数据通道，分布式控制器与数据通道一一对应连接，各分布式控制器通过连接到同一个访存请求调度器与外部总线进行交互；访存请求调度器对总线上发起的访存请求按贪婪式调度算法进行重排序，再将所述访存请求分配到空闲的数据通道上执行。

【技术特征摘要】
1.一种基于贪婪式算法的多通道DDR控制器，与外部总线通信连接，其特征在于，所述控制器包括：分布式控制器、访存请求调度器以及存储颗粒，所述存储颗粒提供数据通道，分布式控制器与数据通道一一对应连接，各分布式控制器通过连接到同一个访存请求调度器与外部总线进行交互；访存请求调度器对总线上发起的访存请求按贪婪式调度算法进行重排序，再将所述访存请求分配到空闲的数据通道上执行。2.根据权利要求1所述的基于贪婪式算法的多通道DDR控制器，其特征在于：所述访存请求调度器，记录下经总线传来的访存请求，按当前访存请求的目标存储体的当前状态，计算出调度时刻，并根据计算结果对当前访存请求进行排序。3.根据权利要求1所述的基于贪婪式算法的多通道DDR控制器，其特征在于：被调度器记录的访存请求保存在请求队列中，当请求队列为满时，将不再响应总线的请求，而当请求队列中的访存请求被分配到空闲通道中执行时，请求队列空出相应的位置后，调度器重新响应总线的...

【专利技术属性】
技术研发人员：李丽，沈鹏程，祁鹏展，陈沁雨，傅玉祥，李伟，何书专，
申请(专利权)人：南京大学，
类型：发明
国别省市：江苏,32