The invention discloses a method for improving the timing margin of NandFlash bus, which includes the following steps: calculating the load capacitance value according to the storage capacity; determining the target capacitance value according to the requirement of the rising time of the signal; connecting a series capacitance on the signals of DQ and DQS, in which the series capacitance is determined according to the load capacitance value and the target capacitance value. Capacitance value of capacitance. The method of raising the time sequence margin of NandFlash bus disclosed by the invention utilizes the principle that the equivalent capacitance of two capacitors in series is less than that of any series capacitor. By connecting capacitors in series in IO signal link, the time sequence margin of the bus is raised, the contradiction between large capacity and high speed is solved, and the large capacity and high speed are realized. Balance.
【技术实现步骤摘要】
一种提升NandFlash总线时序裕量的方法
本专利技术涉及存储
，尤其涉及一种提升NandFlash总线时序裕量的方法。
技术介绍
随着大数据时代的来临，对“提升单位产品单位体积的存储容量”和“降低整个系统的延时”的需求越来越强烈。“大容量”意味着NandFlash总线上单通道上挂载的die数量要逐渐增加，负载电容越来越大；“低延时”意味着NandFlash总线的运行速率要求也会越来越高。但是，系统的负载电容越大，所运行的信号边沿退化越严重，满足系统要求的时序裕量窗口越小，可允许的运行速率越低——即“大容量”和“高速率”在NandFlash总线上是一个矛盾的存在。NandFlash总线的运行速率已然成为制约整个存储性能提升的瓶颈所在。基于上述问题，因此，对于本领域技术人员而言，解决大容量与高速率之间的矛盾，实现大容量与高速率兼顾，是亟需解决的技术问题。
技术实现思路
基于
技术介绍
存在的技术问题，本专利技术提出了一种提升NandFlash总线时序裕量的方法，利用两个电容串联后等效电容小于任何一个串联电容的原理，通过在IO信号链路中串联串入电容，提升总线的时序裕量...
【技术保护点】
1.一种提升NandFlash总线时序裕量的方法，其特征在于，包括以下步骤：根据存储容量计算负载电容值；根据信号上升时间要求确定目标电容值；在DQ和DQS的信号上串联一个串入电容，其中，根据负载电容值和目标电容值确定串入电容的电容值。
【技术特征摘要】
1.一种提升NandFlash总线时序裕量的方法，其特征在于，包括以下步骤：根据存储容量计算负载电容值；根据信号上升时间要求确定目标电容值；在DQ和DQS的信号上串联一个串入电容，其中，根据负载电容值和目标电容值确定串入电容的电容值。2.根据权利要求1所述的提升NandFlash总线时序裕量的方...
【专利技术属性】
技术研发人员：陈兵，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。