一种多次内插混频环的频率合成电路制造技术

本实用新型专利技术公开了一种多次内插混频环的频率合成电路，包括主环路单元、第一级混频电路单元、时钟参考单元、第二级混频电路单元，所述主环路单元、第一级混频电路单元、第二级混频电路单元分别与时钟参考单元的输出端连接，所述第一级混频电路单元、第二级混频电路单元分别与主环路单元的输入端连接。本实用新型专利技术采用多次内插混频环技术，包括谐波混频、IQ混频、双平衡混频技术，实现了频率合成技术上的超宽带、超低相位噪声、细步进，同时在高低温环境条件下，工作可靠且稳定。

A frequency synthesizer circuit with multiple interpolating mixing rings

The utility model discloses a frequency synthesizing circuit with multiple interpolation mixing rings, which comprises a main loop unit, a first stage mixing circuit unit, a clock reference unit and a second stage mixing circuit unit. The output of the main loop unit, a first stage mixing circuit unit and a second stage mixing circuit unit are respectively provided with the clock reference unit. The first stage mixing circuit unit and the second stage mixing circuit unit are respectively connected with the input end of the main loop unit. The utility model adopts multiple interpolation mixing ring technology, including harmonic mixing, IQ mixing and double balanced mixing technology, realizes ultra-wideband, ultra-low phase noise and fine step in frequency synthesis technology, and works reliably and stably in high and low temperature environment.

【技术实现步骤摘要】
一种多次内插混频环的频率合成电路
本技术涉及超低相位噪声频率合成电路，属于微波电路

，具体的说，是一种多次内插混频环的频率合成电路。
技术介绍
频率合成技术在现代无线通信、雷达系统、电子对抗、航空航天等领域有着广泛而重要的应用。随着这些领域的不断发展与进步，频率合成技术也面临着技术革新与提升，以适应其应用领域的迅速发展。超宽带、超低相位噪声的频率合成技术希望可以在实现细步进的同时可以在高低温环境条件下，工作可靠且稳定。其相位噪声是一项非常关键的技术指标，直接影响通信系统的性能。采用的一次内插混频，可以降低相位噪声，但却无法兼顾实现宽带细步进，而且容易出现错锁的情况，虽然可以采用预置电压的方法来实现细步进和防错锁，即利用DAC输出相应的预置电压来控制VCO的压控端，将VCO的自由振荡频率约束在所需要的频点附近，达到防止锁相环错锁的目的。但是这种方法在高低温环境下，仍然会出现错锁的情况、甚至失锁。因为宽带VCO的压控灵敏度很高，而且高低温变化也很大。因此，高可靠性的超宽带、超低相位噪声和细步进的频率合成技术意义重大。
技术实现思路
本技术的目的在于提供一种多次内插混频环的频率合成电路，采用多次混频技术，包括谐波混频、IQ混频、双平衡混频技术，主要构成部分包括主环路单元、参考时钟单元、第一级混频电路单元、第二级混频电路单元，实现了超低相位噪声，频带宽，高频率分辨率，低杂散，高可靠性的频率合成电路。本技术通过下述技术方案实现：一种多次内插混频环的频率合成电路，包括主环路单元、第一级混频电路单元、时钟参考单元、第二级混频电路单元，所述主环路单元、第一级混频电路单元、第二级混频电路单元分别与时钟参考单元的输出端连接，所述第一级混频电路单元、第二级混频电路单元分别与主环路单元的输入端连接；所述主环路单元包括依次连接的鉴相器、环路滤波器、VCO、耦合器、开关滤波器组A、放大器A、混频器A、低通滤波器A、放大器B、混频器B、低通滤波器B、放大器C，所述放大器C的输出端与鉴相器的输入端相连；所述时钟参考单元包括依次连接的晶振、功分器A、谐波发生器、功分器B；所述第一级混频电路单元包括集成PLL1、带通滤波器A、混频器C、开关滤波器组B，所述带通滤波器A、混频器C、开关滤波器组B以及混频器A依次连接，所述集成PLL1的输出端与混频器C的输入端连接；所述第二级混频电路单元包括依次连接的带通滤波器B、DDS、集成PLL2，所述集成PLL2的输出端与混频器B的输入端连接；所述功分器A的输出端分别与鉴相器的输入端和集成PLL1的输入端连接；所述功分器B的输出端分别与带通滤波器B的输入端和带通滤波器A的输入端连接。进一步地，为了更好的实现本技术，所述功分器A为集成参数一分三功分器，功分器A输出两路低时钟参考信号，分别连接到主环路单元的鉴相器和第一级混频电路单元的集成PLL1；所述功分器B为宽带微带一分二功分器，功分器B输出两路高时钟参考信号，分别连接到第二级混频电路单元的带通滤波器A和第一级混频电路单元的带通滤波器B。进一步地，为了更好的实现本技术，所述混频器A为IQ混频器，具有优秀的镜像抑制能力，对有可能出现错所的频率有抑制作用，具有防错所功能。进一步地，为了更好的实现本技术，低通滤波器A为微带低通滤波器，主要滤除混频器A带来的本振、射频信号。进一步地，为了更好的实现本技术，混频器B为双平衡混频器。进一步地，为了更好的实现本技术，低通滤波器B为LC低通滤波器，主要滤除混频器B带来的本振、射频信号。进一步地，为了更好的实现本技术，混频器C为谐波混频器。进一步地，为了更好的实现本技术，所述集成PLL1包括第一鉴相器、第一环路滤波器以及第一VCO，集成PLL1为第一鉴相器、第一环路滤波器以及第一VCO集成在一起的芯片，具有整数和小数鉴相功能；所述集成PLL2包括第二鉴相器、第二环路滤波器和第二VCO，集成PLL2为第二鉴相器、第二环路滤波器和第二VCO集成在一起的芯片，具有整数和小数鉴相功能。进一步地，为了更好的实现本技术，开关滤波器组A包括多组微带带通滤波器和开关，可以滤除在高低温环境下可能导致整个电路系统出现错所的频率。工作原理：1.根据所需输出的频率，设置主环路中的鉴相器的分频比，功分器A输出的其中一路低时钟参考信号传输到鉴相器作为参考信号，进入鉴相器的信号传输至环路滤波器中衰减由信号噪声引起的高频误差分量，提高抗干扰性能。衰减了高频误差分量后的信号进入VCO，利用预置电压来控制VCO的压控端，将VCO中的自由振荡频率约束在所需要的频点附近，防止锁相环错锁。VCO中的信号通过耦合器进入到开关滤波器组A中，开关滤波器组A选择合适的通路并滤除第一级在高低温环境下可能导致整个电路系统出现错锁的镜像频率，让所需的频率正常通过并进入到混频器A中。2.设置第一级混频电路单元从开关滤波器组B输出相应的频率，也进入到混频器A中，与步骤L1进入到混频器A中的频率构成第一次内插混频，本次混频采用IQ混频技术。第一次混频结束后信号回到鉴相器，此时的信号频率仍然比较高，鉴相器不能进行鉴相，信号根据主环路单元的回路又进入到混频器A中。3.低通滤波器A滤除混频器A带来的本振、射频以及它们之间的交调分量，并帮助滤除第二级引起错锁的镜像频率，然后进入混频器B中；4.功分器B输出的其中一路高时钟参考信号进入到第二级混频电路单元中的带通滤波器B中，带通滤波器B滤除功分器B带来的本振、射频以及它们之间的交调分量后传入DDS中；通过DDS推动集成PLL2的方式，限制了DDS中信号带来的截断杂散、时钟杂散和数字杂散等，同时也实现了频率的细步进。集成PLL2通过整数模式产生多个载波信号后形成高频分辨率的射频信号传输至混频器B中，与步骤L3进入到混频器B中的频率构成第二次内插混频，本次混频采用双平衡混频技术。5.此时信号的频率回到主环路单元的鉴相器中，进行鉴相比较，使得VCO输出相应的频率，按照步骤L1进入到混频器A中。6.功分器A输出的其中一路低时钟参考信号传输到第一级混频电路单元中的集成PLL1作为参考信号，集成PLL1通过整数模式产生多个载波信号后传输至混频器C中成为高频分辨率的射频信号。7.功分器B输出的其中一路高时钟参考信号传输到第一级混频电路单元中的带通滤波器A作为参考信号，带通滤波器A输出更高频率的参考时钟信号作为混频器C的本振信号再传输至混频器C中与步骤L6输出的载波信号构成第三次内插混频，本次混频采用谐波混频技术。8.第三次内插混频后产生的信号进入混频器A中与步骤L5产生的信号再次进行混频，并重复上述步骤，只到合成了所需的信号频率，实现多次内插混频技术。多次内插混频完成后，信号经过回路进入耦合器，耦合器将信号输出使用。本技术与现有技术相比，具有以下优点及有益效果：本技术提出了一种多次内插混频环的频率合成电路，采用多次内插混频环技术，包括谐波混频、IQ混频、双平衡混频技术，实现了频率合成技术上的超宽带、超低相位噪声、细步进，同时在高低温环境条件下，工作可靠且稳定。附图说明图1为本技术的电路连接示意图；其中1-鉴相器，2-环路滤波器，3-VCO，4-耦合器，5-开关滤波器组A，6本文档来自技高网...

【技术保护点】
1.一种多次内插混频环的频率合成电路，其特征在于：包括主环路单元、第一级混频电路单元、时钟参考单元、第二级混频电路单元，所述主环路单元、第一级混频电路单元、第二级混频电路单元分别与时钟参考单元的输出端连接，所述第一级混频电路单元、第二级混频电路单元分别与主环路单元的输入端连接；所述主环路单元包括依次连接的鉴相器（1）、环路滤波器（2）、VCO（3）、耦合器（4）、开关滤波器组A（5）、放大器A（6）、混频器A（7）、低通滤波器A（8）、放大器B（9）、混频器B（10）、低通滤波器B（11）、放大器C（12），所述放大器C（12）的输出端与鉴相器（1）的输入端相连；所述时钟参考单元包括依次连接的晶振（13）、功分器A（14）、谐波发生器（15）、功分器B（16）；所述第一级混频电路单元包括集成PLL1（17）、带通滤波器A（18）、混频器C（19）、开关滤波器组B（20），所述带通滤波器A（18）、混频器C（19）、开关滤波器组B（20）以及混频器A（7）依次连接，所述集成PLL1（17）的输出端与混频器C（19）的输入端连接；所述第二级混频电路单元包括依次连接的带通滤波器B（21）、DDS（22）、集成PLL2（23），所述集成PLL2（23）的输出端与混频器B（10）的输入端连接；所述功分器A（14）的输出端分别与鉴相器（1）的输入端和集成PLL1（17）的输入端连接；所述功分器B（16）的输出端分别与带通滤波器B（21）的输入端和带通滤波器A（18）的输入端连接。...

【技术特征摘要】
1.一种多次内插混频环的频率合成电路，其特征在于：包括主环路单元、第一级混频电路单元、时钟参考单元、第二级混频电路单元，所述主环路单元、第一级混频电路单元、第二级混频电路单元分别与时钟参考单元的输出端连接，所述第一级混频电路单元、第二级混频电路单元分别与主环路单元的输入端连接；所述主环路单元包括依次连接的鉴相器（1）、环路滤波器（2）、VCO（3）、耦合器（4）、开关滤波器组A（5）、放大器A（6）、混频器A（7）、低通滤波器A（8）、放大器B（9）、混频器B（10）、低通滤波器B（11）、放大器C（12），所述放大器C（12）的输出端与鉴相器（1）的输入端相连；所述时钟参考单元包括依次连接的晶振（13）、功分器A（14）、谐波发生器（15）、功分器B（16）；所述第一级混频电路单元包括集成PLL1（17）、带通滤波器A（18）、混频器C（19）、开关滤波器组B（20），所述带通滤波器A（18）、混频器C（19）、开关滤波器组B（20）以及混频器A（7）依次连接，所述集成PLL1（17）的输出端与混频器C（19）的输入端连接；所述第二级混频电路单元包括依次连接的带通滤波器B（21）、DDS（22）、集成PLL2（23），所述集成PLL2（23）的输出端与混频器B（10）的输入端连接；所述功分器A（14）的输出端分别与鉴相器（1）的输入端和集成PLL1（17）的输入端连接；所述功分器B（16）的输出端分别与带通滤波器B（21）的输入端和带通滤波器A（18）的输入端连接。2.根据权利要求1所述的一种多次内插混频环的频率合成电路，其特征在于：所...

【专利技术属性】
技术研发人员：梁境锋，
申请(专利权)人：成都能通科技有限公司，
类型：新型
国别省市：四川,51