一种基于FPGA和双DSP的数字图像处理系统技术方案

本实用新型专利技术提出了一种基于FPGA和双DSP的数字图像处理系统，包括FPGA单元、接口控制单元、DSP单元；所述FPGA单元分别与接口控制单元、DSP单元连接；所述DSP单元包括与FPGA单元连接的数据处理DSP模块和外设控制DSP模块；本实用新型专利技术在现有的FPGA结合DSP进行图像处理的基础上，额外增设一个DSP模块，使用FPGA单元作为图像数据的收发单元及图像数据的预处理单元，实现模拟视频信号输出，通过一个DSP模块实现更快和进一步的复杂的图像处理算法，结合另一个DSP模块进行专门的外设控制，增加控制响应的速率。

【技术实现步骤摘要】
一种基于FPGA和双DSP的数字图像处理系统
本技术属于数字图像处理
，具体地说，涉及一种基于FPGA和双DSP的数字图像处理系统。
技术介绍
随着科技的不断发展，数字图像处理技术被广泛应用于航空航天、通信、医学及工业生产等领域中。数字图像处理的特点是处理数据量大,处理非常耗时。在实时图像处理系统中，如何在有限的时间内完成大量信息数据的处理,满足系统的实时性要求，并且能迅速响应数字图像处理后对外设的控制一直是困扰着人们的一个难题。近年来随着电子技术不断的发展，高性能的可编程逻辑器FPGA和数字信号处理器DSP的出现解决了数字图像处理数据量大，处理速度慢等问题。FPGA是一种半定制电路，FPGA可实现数字图像信号流水处理。DSP是一种专门用于数字处理芯片，它具有高速灵活可编程，低功耗，它广泛应用于数字图像处理，语音处理，信号处理等领域。目前市面上主要采用的数字图像处理方式为三种：FPGA实现数字图像处理、DSP实现数字图像处理、FPGA+DSP实现数字图像处理。采用单FPGA实现复杂的数字图像处理算法却比较困难,且灵活性较差，实时性能得到保障。采用单DSP实现数字图像处理的复杂算法，但是实时性无法得到保障，FPGA+DSP结构实现图像处理是目前主流采用的方式，它能复杂算法和实时性能得到保障，但是对外设控制响应较慢。目前亟需一种数字图像处理速度快、实时性高、对外设控制响应快的数字图像处理设计。
技术实现思路
本技术针对现有技术的上述需求，提出了一种基于FPGA和双DSP的数字图像处理系统，在现有的FPGA结合DSP进行图像处理的基础上，额外增设一个DSP模块，使用FPGA单元作为图像数据的收发单元及图像数据的预处理单元，实现模拟视频信号输出，通过一个DSP模块实现更快和进一步的复杂的图像处理算法，结合另一个DSP模块进行专门的外设控制，增加控制响应的速率。本技术具体实现内容如下：本技术提出了一种基于FPGA和双DSP的数字图像处理系统，包括FPGA单元、接口控制单元、DSP单元、时钟单元、电源管理单元；所述FPGA单元分别与接口控制单元、DSP单元连接；所述DSP单元包括与FPGA单元通过EMIF、GPIO、SRIO、UART总线连接的数据处理DSP模块和与FPGA单元通过EMIF、GPIO、UART总线连接的外设控制DSP模块；所述接口控制单元包括第一视频编码模块、第二视频编码模块、第一串行解串器、第二串行解串器、ADC模块、OC门模块、RS232总线模块、RS422总线模块；所述FPGA单元分别连接第一视频编码模块的输入端、第二视频编码模块的输入端、第一串行解串器的输入端、第二串行解串器的输出端、ADC模块的输出端、OC门模块的输入端、RS232总线模块、RS422总线模块；所述接口控制单元还包括与第一视频编码模块的输出端连接的第一信号调理单元，以及与ADC模块输入端连接的第二信号调理单元；所述第一信号调理单元为差分信号放大电路；所述第二信号调理单元为差分信号转单端电路；所述OC门模块为PWM信号驱动电路；所述时钟单元分别与FPGA单元、外设控制DSP模块和数据处理DSP模块连接；所述电源管理单元分别与FPGA单元、接口控制单元、DSP单元连接。为了更好地实现本技术，进一步地，所述FPGA单元采用XC7K325T-2FFG900I芯片，并在所述XC7K325T-2FFG900I芯片上搭载第一FLASH模块、第一DDR3模块和复位模块。为了更好地实现本技术，进一步地，所述数据处理DSP模块包括TMS320C6674芯片，以及搭载在TMS320C6674芯片上的第二FLASH模块、第二DDR3模块和第二复位模块；所述TMS320C6674芯片的16bitEMIF地址线接口、UART接口、I2C接口、SPI接口、包括GPIO0~GPIO15接口的16个GPIO接口分别与FPGA单元的XC7K325T-2FFG900I芯片连接。为了更好地实现本技术，进一步地，所述外设控制DSP模块采用TMS320F28335芯片，且在TMS320F28335芯片上还搭载了第三FLASH模块和第三复位模块；所述TMS320F28335芯片的16bitEMIF地址线接口、UART接口及16个GPIO接口分别与FPGA单元的XC7K325T-2FFG900I芯片连接；所述TMS320F28335芯片的16个GPIO接口分别为GPIO0接口、GPIO2接口、GPIO12~15接口、GPIO20接口、GPIO21接口、GPIO34接口和GPIO48~54接口。为了更好地实现本技术，进一步地，所述第一视频编码模块采用ADV7391BCPZ芯片构成视频编码电路；所述第二视频编码模块采用MAX9247芯片为了更好地实现本技术，进一步地，所述第一串行解串器和第二串行解串器为CML视频接口电路，采用TLK1501IRCP芯片。为了更好地实现本技术，进一步地，所述OC门模块为PWM信号驱动电路，采用SNJ5407W芯片。为了更好地实现本技术，进一步地，所述第二DDR3模块包括四片IS43TR16512BL-107MBLISDRAM芯片，所述四片IS43TR16512BL-107MBLISDRAM芯片共同构成在TMS320C6674芯片的内存扩展单元。为了更好地实现本技术，进一步地，所述第一DDR3模块包括一片IS43TR16512BL-107MBLISDRAM芯片，第一DDR3模块的所述IS43TR16512BL-107MBLISDRAM芯片构成FPGA单元的XC7K325T-2FFG900I芯片的内存扩展单元。为了更好地实现本技术，进一步地，所述RS422总线模块设置与FPGA单元连接的5路RS422串口通信接口，并采用RS-422总线收发器MAX3490ESA实现RS422接口电平转换。本技术与现有技术相比具有以下优点及有益效果：本技术提出了一种基于FPGA和双DSP的数字图像处理系统，在现有的FPGA结合DSP进行图像处理的基础上，额外增设一个DSP模块，使用FPGA单元作为图像数据的收发单元及图像数据的预处理单元，实现模拟视频信号输出，通过一个DSP模块实现更快和进一步的复杂的图像处理算法，结合另一个DSP模块进行专门的外设控制，增加控制响应的速率。附图说明图1为本技术的系统模块框图；图2为本技术的串行解串器电路示意图；图3为视频编码模块电路原理示意图；图4为DDR3模块采用的IS43TR16512BL-107MBLISDRAM芯片电路原理图；图5为RS422模块电路原理图；图6为FLASH模块电路原理图；图7为JTAG口电路原理图；图8为OC门模块PWM信号驱动电路原理图；图9为LVDS视频接口输出的电路原理图；本文档来自技高网...

【技术保护点】
1.一种基于FPGA和双DSP的数字图像处理系统，其特征在于，包括FPGA单元、接口控制单元、DSP单元、时钟单元、电源管理单元；/n所述FPGA单元分别与接口控制单元、DSP单元连接；/n所述DSP单元包括与FPGA单元通过EMIF、GPIO、SRIO、UART总线连接的数据处理DSP模块和与FPGA单元通过EMIF、GPIO、UART总线连接的外设控制DSP模块；/n所述接口控制单元包括第一视频编码模块、第二视频编码模块、第一串行解串器、第二串行解串器、ADC模块、OC门模块、RS232总线模块、RS422总线模块；所述FPGA单元分别连接第一视频编码模块的输入端、第二视频编码模块的输入端、第一串行解串器的输入端、第二串行解串器的输出端、ADC模块的输出端、OC门模块的输入端、RS232总线模块、RS422总线模块；/n所述接口控制单元还包括与第一视频编码模块的输出端连接的第一信号调理单元，以及与ADC模块输入端连接的第二信号调理单元；/n所述第一信号调理单元为差分信号放大电路；所述第二信号调理单元为差分信号转单端电路；/n所述OC门模块为PWM信号驱动电路；/n所述时钟单元分别与FPGA单元、外设控制DSP模块和数据处理DSP模块连接；所述电源管理单元分别与FPGA单元、接口控制单元、DSP单元连接。/n...

【技术特征摘要】
1.一种基于FPGA和双DSP的数字图像处理系统，其特征在于，包括FPGA单元、接口控制单元、DSP单元、时钟单元、电源管理单元；
所述FPGA单元分别与接口控制单元、DSP单元连接；
所述DSP单元包括与FPGA单元通过EMIF、GPIO、SRIO、UART总线连接的数据处理DSP模块和与FPGA单元通过EMIF、GPIO、UART总线连接的外设控制DSP模块；
所述接口控制单元包括第一视频编码模块、第二视频编码模块、第一串行解串器、第二串行解串器、ADC模块、OC门模块、RS232总线模块、RS422总线模块；所述FPGA单元分别连接第一视频编码模块的输入端、第二视频编码模块的输入端、第一串行解串器的输入端、第二串行解串器的输出端、ADC模块的输出端、OC门模块的输入端、RS232总线模块、RS422总线模块；
所述接口控制单元还包括与第一视频编码模块的输出端连接的第一信号调理单元，以及与ADC模块输入端连接的第二信号调理单元；
所述第一信号调理单元为差分信号放大电路；所述第二信号调理单元为差分信号转单端电路；
所述OC门模块为PWM信号驱动电路；
所述时钟单元分别与FPGA单元、外设控制DSP模块和数据处理DSP模块连接；所述电源管理单元分别与FPGA单元、接口控制单元、DSP单元连接。


2.如权利要求1所述的一种基于FPGA和双DSP的数字图像处理系统，其特征在于，所述FPGA单元采用XC7K325T-2FFG900I芯片，并在所述XC7K325T-2FFG900I芯片上搭载第一FLASH模块、第一DDR3模块和复位模块。


3.如权利要求2所述的一种基于FPGA和双DSP的数字图像处理系统，其特征在于，所述数据处理DSP模块包括TMS320C6674芯片，以及搭载在TMS320C6674芯片上的第二FLASH模块、第二DDR3模块和第二复位模块；
所述TMS320C6674芯片的16bitEMIF地址线接口、UART接口、I2C接口、SPI接口、包括GPIO0~GPIO15接口的16个GPIO接口分别与FPGA单元的XC7K325T-2FFG900I芯片连接。


4.如权利要求2所述的一种基于FPGA和双DSP的数字图像处理系统...

【专利技术属性】
技术研发人员：李洪贵，袁林，
申请(专利权)人：成都能通科技有限公司，
类型：新型
国别省市：四川;51