一种芯片量产测试系统和方法技术方案

本发明专利技术提供了一种芯片量产测试系统和方法，包括硬核处理器系统单元、乒乓缓存单元和向量比较单元；硬核处理器系统单元用于从外置存储器中读取测试向量数据；乒乓缓存单元用于从硬核处理器系统单元中高速读取测试向量数据，对读取的测试向量数据进行缓存，并将测试向量数据低速输出至向量比较单元；向量比较单元用于接收乒乓缓冲单元输出的测试向量数据，将接收的测试向量数据输出至待测芯片，并接收待测芯片产生的期待向量数据，将期待向量数据与测试向量数据进行对比后，产生待测芯片的测试结果。由于外置存储器的存储空间较大，因此，可以解决FPGA内置的RAM无法存放下测试向量的问题。

A chip mass production test system and method

The invention provides a chip mass production test system and system, including a hard core processor system unit, a table tennis buffer unit and a vector comparison unit; a hard core processor system unit for reading test vector data from an external memory; and a table tennis buffer unit for reading test directions from a hard core processor system unit at high speed. Quantitative data, the read test vector data is cached, and the test vector data is output to the vector comparison unit at a low speed; the vector comparison unit is used to receive the test vector data from the table tennis buffer unit, and the received test vector data is output to the chip to be tested, and the expected vector data generated by the chip to be tested is received. By comparing the expected vector data with the test vector data, the test results of the chip to be tested are generated. Because of the large storage space of the external memory, it can solve the problem that the RAM built in the FPGA can not store test vectors.

【技术实现步骤摘要】
一种芯片量产测试系统和方法
本专利技术涉及量产测试
，更具体地说，涉及一种芯片量产测试系统和方法。
技术介绍
量产测试主要用于验证芯片是否能够完成设计所预期的工作或功能，是芯片大规模供货前的一道必经步骤。对于现有的数模混合芯片而言，不单单要对其进行模拟部分的测试，而且要对其进行数字部分的测试。并且，对于数字逻辑单元较多的芯片而言，一定要做数字向量的扫描链测试，以提高芯片产品的供货良率。而在进行量产测试时，小规模的测试向量仅需要存放在测试机即FPGA(FieldProgrammableGateArray，现场可编程门阵列)内置的RAM(randomaccessmemory，随机存储器)中即可。但是，随着芯片的集成度越来越高，单个芯片测试向量所需的存储空间也越来越大，因此，会导致RAM无法存放下测试向量，进而导致FPGA无法对芯片进行数字向量的扫描链测试。
技术实现思路
有鉴于此，本专利技术提供了一种芯片量产测试系统和方法，以解决现有的FPGA内置的RAM无法存放下测试向量的问题。为实现上述目的，本专利技术提供如下技术方案：一种芯片量产测试系统，包括硬核处理器系统单元、乒乓缓存单元和向量比较单元；所述硬核处理器系统单元用于从外置存储器中读取测试向量数据；所述乒乓缓存单元用于从所述硬核处理器系统单元中高速读取测试向量数据，对读取的所述测试向量数据进行缓存，并将所述测试向量数据低速输出至所述向量比较单元；所述向量比较单元用于接收所述乒乓缓冲单元输出的测试向量数据，将接收的所述测试向量数据输出至待测芯片，并接收所述待测芯片产生的期待向量数据，将所述期待向量数据与所述测试向量数据进行对比后，产生所述待测芯片的测试结果。优选地，所述乒乓缓存单元包括缓存控制模块和两个缓存区；所述缓存区用于缓存测试向量数据；所述缓存控制模块用于控制所述两个缓存区交替从所述硬核处理器系统单元中读取测试向量数据，并控制所述两个缓存区交替向所述向量比较单元输出测试向量数据。优选地，还包括时钟复位单元；所述时钟复位单元用于向所述乒乓缓存单元输入高速时钟信号和低速时钟信号，以使所述缓存控制模块根据所述高速时钟信号控制所述两个缓存区交替从所述硬核处理器系统单元中读取测试向量数据、根据所述低速时钟信号控制所述两个缓存区交替向所述向量比较单元输出测试向量数据；所述时钟复位单元还用于向所述乒乓缓存单元输入高速复位信号和低速复位信号，以使所述缓存控制模块根据所述高速复位信号对所述两个缓存区从所述硬核处理器系统单元中读取的测试向量数据进行清零、根据所述低速复位信号对所述两个缓存区输出至所述向量比较单元的测试向量数据进行清零。优选地，所述向量比较单元包括时序控制模块、数据比对模块和状态指示模块；所述时序控制模块用于接收所述乒乓缓冲单元输出的测试向量数据，将接收的所述测试向量数据输出至待测芯片；所述数据比对模块用于接收所述待测芯片产生的期待向量数据，将所述期待向量数据与所述测试向量数据进行对比后，产生所述待测芯片的测试结果；所述状态指示模块用于输出所述待测芯片的测试结果，所述测试结果为合格或不合格。优选地，还包括配置单元；所述配置单元用于对所述乒乓缓冲单元和所述向量比较单元的模式进行配置，以使所述乒乓缓冲单元和所述向量比较单元对待测芯片在不同模式下的数字功能进行测试；所述配置单元还用于接收并存储所述向量比较单元输出的测试结果以及所述乒乓缓存单元输出的错误信息。优选地，所述外置存储器为SD卡；所述硬核处理器系统单元为AlteraFPGA自带的硬核处理器系统。一种芯片量产测试方法，应用于如上任一项所述的芯片量产测试系统，包括：硬核处理器系统单元从外置存储器中读取测试向量数据；乒乓缓存单元从所述硬核处理器系统单元中高速读取测试向量数据，对读取的所述测试向量数据进行缓存，并将所述测试向量数据低速输出至向量比较单元；所述向量比较单元接收所述乒乓缓冲单元输出的测试向量数据，将接收的所述测试向量数据输出至待测芯片，并接收所述待测芯片产生的期待向量数据，将所述期待向量数据与所述测试向量数据进行对比后，产生所述待测芯片的测试结果。优选地，所述乒乓缓存单元包括缓存控制模块和两个缓存区，则所述乒乓缓存单元从所述硬核处理器系统单元中高速读取测试向量数据，对读取的所述测试向量数据进行缓存，并将所述测试向量数据低速输出至向量比较单元，包括：所述缓存控制模块控制所述两个缓存区交替从所述硬核处理器系统单元中读取测试向量数据，对读取的所述测试向量数据进行缓存，并控制所述两个缓存区交替向所述向量比较单元输出测试向量数据。优选地，还包括：时钟复位单元向所述乒乓缓存单元输入高速复位信号和低速复位信号，以使所述缓存控制模块根据所述高速复位信号对所述两个缓存区从所述硬核处理器系统单元中读取测试向量数据进行清零、根据所述低速复位信号对所述两个缓存区输出至所述向量比较单元的测试向量数据进行清零。优选地，还包括：配置单元所述对所述乒乓缓冲单元和所述向量比较单元的模式进行配置，以使所述乒乓缓冲单元和所述向量比较单元对待测芯片的不同模式下的数字功能进行测试。与现有技术相比，本专利技术所提供的技术方案具有以下优点：本专利技术所提供的芯片量产测试系统和方法，通过外置存储器存储测试向量数据，通过硬核处理器系统单元从外置存储器中读取测试向量数据，通过乒乓缓存单元从硬核处理器系统单元中高速读取测试向量数据，对读取的测试向量数据进行缓存，并将测试向量数据低速输出至向量比较单元，以使向量比较单元根据测试向量数据对待测芯片进行测试、产生测试结果。由于外置存储器的存储空间较大，且可以根据实际需要选取不同存储空间的外置存储器存储测试向量数据，因此，可以解决FPGA内置的RAM无法存放下测试向量的问题，并且，通过硬核处理器系统单元和乒乓缓存单元可以解决向量比较单元无法直接读取外置存储器存储的测试向量数据的问题。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实施例提供的一种芯片测试系统的结构示意图；图2为本专利技术实施例提供的另一种芯片测试系统的结构示意图；图3为本专利技术实施例提供的又一种芯片测试系统的结构示意图；图4为本专利技术实施例提供的芯片测试方法的流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供了一种芯片量产测试系统，用于对数模混合芯片进行数字测试，尤其是对数模混合芯片进行数字向量的扫描链测试。本专利技术实施例中，测试向量数据存储在外置存储器10中。优选地，外置存储器10为SD卡(SecureDigitalMemoryCard，SDcard)。需要说明的是，测试向量就是用来对待测芯片14进行测试的激励信号，是每个时钟周期应用于芯片管脚的用于测试或操作的逻辑1和逻辑0数据。本实施例本文档来自技高网...

【技术保护点】
1.一种芯片量产测试系统，其特征在于，包括硬核处理器系统单元、乒乓缓存单元和向量比较单元；所述硬核处理器系统单元用于从外置存储器中读取测试向量数据；所述乒乓缓存单元用于从所述硬核处理器系统单元中高速读取测试向量数据，对读取的所述测试向量数据进行缓存，并将所述测试向量数据低速输出至所述向量比较单元；所述向量比较单元用于接收所述乒乓缓冲单元输出的测试向量数据，将接收的所述测试向量数据输出至待测芯片，并接收所述待测芯片产生的期待向量数据，将所述期待向量数据与所述测试向量数据进行对比后，产生所述待测芯片的测试结果。

【技术特征摘要】
1.一种芯片量产测试系统，其特征在于，包括硬核处理器系统单元、乒乓缓存单元和向量比较单元；所述硬核处理器系统单元用于从外置存储器中读取测试向量数据；所述乒乓缓存单元用于从所述硬核处理器系统单元中高速读取测试向量数据，对读取的所述测试向量数据进行缓存，并将所述测试向量数据低速输出至所述向量比较单元；所述向量比较单元用于接收所述乒乓缓冲单元输出的测试向量数据，将接收的所述测试向量数据输出至待测芯片，并接收所述待测芯片产生的期待向量数据，将所述期待向量数据与所述测试向量数据进行对比后，产生所述待测芯片的测试结果。2.根据权利要求1所述的测试系统，其特征在于，所述乒乓缓存单元包括缓存控制模块和两个缓存区；所述缓存区用于缓存测试向量数据；所述缓存控制模块用于控制所述两个缓存区交替从所述硬核处理器系统单元中读取测试向量数据，并控制所述两个缓存区交替向所述向量比较单元输出测试向量数据。3.根据权利要求2所述的测试系统，其特征在于，还包括时钟复位单元；所述时钟复位单元用于向所述乒乓缓存单元输入高速时钟信号和低速时钟信号，以使所述缓存控制模块根据所述高速时钟信号控制所述两个缓存区交替从所述硬核处理器系统单元中读取测试向量数据、根据所述低速时钟信号控制所述两个缓存区交替向所述向量比较单元输出测试向量数据；所述时钟复位单元还用于向所述乒乓缓存单元输入高速复位信号和低速复位信号，以使所述缓存控制模块根据所述高速复位信号对所述两个缓存区从所述硬核处理器系统单元中读取的测试向量数据进行清零、根据所述低速复位信号对所述两个缓存区输出至所述向量比较单元的测试向量数据进行清零。4.根据权利要求1所述的测试系统，其特征在于，所述向量比较单元包括时序控制模块、数据比对模块和状态指示模块；所述时序控制模块用于接收所述乒乓缓冲单元输出的测试向量数据，将接收的所述测试向量数据输出至待测芯片；所述数据比对模块用于接收所述待测芯片产生的期待向量数据，将所述期待向量数据与所述测试向量数据进行对比后，产生所述待测芯片的测试结果；所述状态指示模块用于输出所述待测芯片的测试结果，所述测试结果为合格或不合格。5.根据权利要求1所述的测试系统，其...

【专利技术属性】
技术研发人员：蒋松鹰，姚炜，顾彬，杜黎明，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：发明
国别省市：上海,31