处理器侦错系统及方法技术方案

本发明专利技术提供一种处理器侦错系统及方法，该侦错系统包括：一除错器，具有一侦错识别码、以及可对一处理器进行测试的一至多个操作功能物件；一接口装置；以及一测试者端装置，通过上述接口装置连接上述除错器，用以控制上述除错器对上述处理器进行测试。上述测试者端装置撷取上述侦错识别码以判定上述除错器是否符合其测试的需求，若符合，则控制上述除错器以上述操作功能物件对上述处理器进行测试。本发明专利技术可满足处理器的调试需求。

Processor Debug System and method

The present invention provides a processor debugging system and method, which include: a debugger with a debugging identification code and one or more operating functional objects that can be tested on a processor; an interface device; and a tester-side device, through which the debugger is connected to control the debugger. The above debugger is made to test the above processors. The tester-side device picks up the above-mentioned debugging identification code to determine whether the debugger meets its test requirements, and if so, controls the debugger to test the above-mentioned processor with the above-mentioned operating function objects. The invention can meet the debugging requirements of the processor.

【技术实现步骤摘要】
处理器侦错系统及方法
本专利技术有关于一侦错系统，特别是测试者可通过上述侦错系统直接对一目标处理器进行侦错。
技术介绍
系统芯片(SystemonChip：SoC)在嵌入式系统开发的过程中，常常扮演着一重要的角色，而系统芯片的侦错工作有很大一部分是对其中的处理器进行侦错。举例来说，由安谋国际科技公司(ARM)所研发的处理器家族，ARM7系列，虽然ARM公司已经在其高端和新产品中加入侦错功能，但对于像早期推出的ARM700或ARM710这样相对低端的处理器，或任何没有内建侦错功能的处理器，因为并没有加入相对应的侦错功能，而在实际使用和开发过程中带给验证人员许多不利和困扰。现今ARM700或ARM710处理器仍然被应用在大量的系统芯片之中，如果上述处理器在现场可编程逻辑门阵列(FieldProgrammableGateArray：FPGA)或系统芯片中出现问题，验证人员无法对其进行直观或高效率地侦错，只能通过尝试错误法去验证，耗时而费力。
技术实现思路
为解决上述侦错不便的问题，本专利技术对ARM700或ARM710等低端处理器新增了侦错功能，通常通过联合测试工作群组(JointTestActionGroup：JTAG)的方式对上述处理器进行调试。调试功能简单多样，可完全满足调试需求。依据本专利技术一实施例的侦错系统包括一除错器，具有一侦错识别码、以及可对一处理器进行测试的一至多个操作功能物件；一接口装置；以及一测试者端装置，通过上述接口装置连接上述除错器，用以控制上述除错器对上述处理器进行测试。上述测试者端装置撷取上述侦错识别码以判定上述除错器是否符合其测试的需求，若符合，则控制上述除错器以上述操作功能物件对上述处理器进行测试。如上所述的侦错系统，其中上述除错器还包括一功能物件表，上述功能物件表记录上述操作功能物件。上述测试者端装置依据上述功能物件表选择上述操作功能物件以对上述处理器进行测试。如上所述的侦错系统，其中上述测试者端装置进一步读取上述处理器中的一预先授权值以判定是否有对上述处理器进行测试的权限，若有，则控制上述除错器以上述操作功能物件对上述处理器进行测试。如上所述的侦错系统，其中上述操作功能物件包括：一编程计数值(programmingcount：PC)读取元件，读取上述测试中上述处理器的的一编程计数值，并且依据上述编程计数值来确认上述测试所执行到的程序；一步进式侦错元件，使上述测试得以一步一步地方式被执行；以及一指令手动输入元件，可直接执行由上述测试者端装置所输入的指令。如上所述的侦错系统，其中上述操作功能物件还包括：一内部信息读取元件，可读取上述处理器的暂存器信息，以确认时脉信号是否异常；一硬件或软件断点元件，可设定一硬件断点或一软件断点，当上述测试执行到上述硬件断点或上述软件断点时，上述测试会停止执行；以及一编程计数值修改元件，可修改上述测试中的上述编程计数值，改变当前正执行的上述程序，且依据修改过的上述编程计数值，执行相对应的另一程序。依据本专利技术另一实施例的侦错方法包括：一测试者端装置执行包括撷取一除错器内的一侦错识别码以判定上述除错器是否符合测试的需求，若符合，则控制上述除错器以一至多个操作功能物件对一处理器进行测试。如上所述的侦错方法，其中上述除错器还包括一功能物件表，上述功能物件表记录上述操作功能物件。依据上述功能物件表选择上述操作功能物件以对上述处理器进行测试。如上所述的侦错方法，其中上述测试者端装置进一步读取上述处理器中的一预先授权值以判定是否有对上述处理器进行测试的权限，若有，则控制上述除错器以上述操作功能物件对上述处理器进行测试。如上所述的侦错方法，其中上述除错器以上述操作功能物件对上述处理器进行测试，上述测试包括：读取上述测试中上述处理器的的一编程计数值，并且依据上述编程计数值来确认上述测试所执行到的程序；开启一步进侦错功能，使上述测试得以一步一步地方式被执行；以及开启一指令手动输入侦错功能，使上述测试可直接执行由上述测试者端装置所输入的指令。如上所述的侦错方法，其中上述除错器以上述操作功能物件对上述处理器进行测试，上述测试还包括：开启一读取内部信息功能，可读取上述处理器的暂存器信息，以确认时脉信号是否异常；设定一硬件断点或一软件断点，当上述测试执行到上述硬件断点或上述软件断点时，上述测试会停止执行；以及修改上述测试中的上述编程计数值，改变当前正执行的上述程序，且依据修改过的上述编程计数值，执行相对应的另一程序。本专利技术可满足处理器的调试需求。附图说明图1为本专利技术实施例的一侦错系统的方块图；图2本专利技术实施例的图1的侦错系统的侦错流程图；以及图3为本专利技术实施例的图1的侦错系统的操作功能物件流程图。其中，附图中符号的简单说明如下：100～侦错系统；102～除错器；104～接口装置；106～测试者端装置；108～处理器。具体实施方式图1为本专利技术实施例一侦错系统的方块图。如图1所示，侦错系统100包含一除错器102、一接口装置104以及一测试者端装置106。此外处理器108，为上述侦错系统100的侦错目标。在本实施例中，除错器102具有一侦错识别码、以及可对处理器108进行测试的一至多个操作功能物件。除错器102可以是由微控器或嵌入式处理器等(但不限于此)，执行一内建程序码或一完整的侦错指令集，而可实现对处理器108进行测试的各种操作(亦即构成上述操作功能物件)；此外除错器102所提供的操作功能物件亦可以直接以硬件电路或逻辑门等来实现。除错器102可具有储存单元，例如储存一功能物件表，以记录上述操作功能物件的项目名称，以供测试者通过测试者端装置106选择所需要的测试功能。其中上述一至多个操作功能物件，例如(但是并非限定于此)包括：一编程计数值读取元件，可读取上述测试的一编程计数值，并进一步通过反汇编装置来获取上述测试的上述编程计数值；一步进式侦错元件，可以使上述测试能依照指令顺序一条一条地执行；一指令手动输入元件，在遭遇问题时，上述测试可执行由测试者端所手动输入的指令；一内部信息读取元件，可获取上述处理器内部暂存器和一些关键信号的状态；一硬件或软件断点元件，若上述测试执行中遇到预先设定的上述断点，会自动停止执行；以及一编程计数修改元件，可改变上述测试当前的编程计数值，并且依据修改过的上述编程计数值，执行相对应的另一指令。在本实施例中，接口装置104连接于除错器102与测试者端装置106之间，以将测试者端装置106输出的信号或指令，转换为可与处理器108通信的信号规格。举例来说，接口装置104可以是一具有通用串行总线(UniversalSerialBus：USB)和乙太网(Ethernet)接口的JTAG模拟器，例如J-Link硬件除错工具，其通过USB连接到测试者端装置106上，并且通过JTAG与除错器102或处理器108进行信号传递。在本实施例中，测试者端装置106通过接口装置104连接除错器102，用以控制除错器102对处理器108进行测试。测试者端装置106撷取上述除错器的侦错识别码以判定除错器102是否符合其测试的需求；若符合，则控制除错器102以上述操作功能物件对处理器108进行测试；若不符合，则不能对处理器108进行侦错测试。其中，测试者端装置106判定除错器102是本文档来自技高网...

【技术保护点】
1.一种侦错系统，其特征在于，包括：除错器，具有侦错识别码、以及能够对处理器进行测试的一至多个操作功能物件；接口装置；以及测试者端装置，通过上述接口装置连接上述除错器，用以控制上述除错器对上述处理器进行测试，上述测试者端装置撷取上述侦错识别码以判定上述除错器是否符合上述测试者端装置测试的需求，若符合，则控制上述除错器以上述操作功能物件对上述处理器进行测试。

【技术特征摘要】
1.一种侦错系统，其特征在于，包括：除错器，具有侦错识别码、以及能够对处理器进行测试的一至多个操作功能物件；接口装置；以及测试者端装置，通过上述接口装置连接上述除错器，用以控制上述除错器对上述处理器进行测试，上述测试者端装置撷取上述侦错识别码以判定上述除错器是否符合上述测试者端装置测试的需求，若符合，则控制上述除错器以上述操作功能物件对上述处理器进行测试。2.根据权利要求1所述的侦错系统，其特征在于，上述除错器还包括功能物件表，上述功能物件表记录上述操作功能物件；上述测试者端装置依据上述功能物件表选择上述操作功能物件以对上述处理器进行测试。3.根据权利要求1所述的侦错系统，其特征在于，上述测试者端装置进一步读取上述处理器中的预先授权值以判定是否有利用上述除错器对上述处理器进行测试的权限；若有，则控制上述除错器以上述操作功能物件对上述处理器进行测试。4.根据权利要求2所述的侦错系统，其特征在于，上述操作功能物件包括：编程计数值读取元件，读取上述测试中上述处理器的编程计数值，并且依据上述编程计数值来确认上述测试所执行到的程序；步进式侦错元件，使上述测试得以一步一步地方式被执行；以及指令手动输入元件，能直接执行由上述测试者端装置所输入的指令。5.根据权利要求4所述的侦错系统，其特征在于，上述操作功能物件还包括：内部信息读取元件，能读取上述处理器的暂存器信息，以确认时脉信号是否异常；硬件或软件断点元件，能设定硬件断点或软件断点，当上述测试执行到上述硬件断点或上述软件断点时，上述测试会停止执行；以及编程计数值修改元件，能修改上述测试中的上述编程计数值，改变当前正执行的上述程序，且依据修改过的上述...

【专利技术属性】
技术研发人员：孙腾达，田瑞彦，俞日龙，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海,31