【技术实现步骤摘要】
专用处理块中的混合精度浮点运算电路
本实施例涉及集成电路，并且更特别地，涉及集成电路中的专用处理块中的混合精度浮点运算电路。
技术介绍
随着应用的复杂性的增加，将专用处理块包括在集成电路中变得更加常见。这样的专用处理块可以是部分或完全硬连线的以执行一个或多个具体任务，诸如逻辑或数学运算。专用处理块还可以包含一个或多个专用结构，诸如可配置存储器元件的阵列。通常在此类专用处理块中实施的结构的示例包括：乘法器、加法器、累加器、算术逻辑单元（ALU）、桶型移位器、各种存储器元件或存储电路，诸如先进先出（FIFO）电路、后进先出（LIFO）电路、串入并出（SIPO）移位寄存器电路、并入串出（PISO）移位寄存器电路、随机存取存储器（RAM）电路、只读存储器（ROM）电路、内容可寻址存储器（CAM）电路和寄存器文件、逻辑与、逻辑与非、逻辑或、逻辑或非阵列等等，或者其组合。一种特别有用的类型的专用处理块，其有时也被称为数字信号处理（DSP）块，可以被用来处理诸如视频信号、音频信号等等的数字信号。此类块常常也被称为乘法累加（MAC）块，因为它们包括用来执行乘法运算、以及乘法运算的...
【技术保护点】
1.一种生成第一和第二向量的点积的集成电路，包括：第一专用处理块，其提供第一浮点精度的第一部分结果；以及第二专用处理块，其经由级联连接从第一专用处理块接收第一部分结果并且包括：第一浮点算术运算符电路，其基于来自第一和第二向量中的每一个的具有第二浮点精度的两个元组的四进制化简来生成具有第一浮点精度的第二部分结果；以及第二浮点算术运算符电路，其通过执行第一和第二部分结果的二进制化简来生成点积。
【技术特征摘要】
2017.04.12 US 15/4852481.一种生成第一和第二向量的点积的集成电路，包括：第一专用处理块，其提供第一浮点精度的第一部分结果；以及第二专用处理块，其经由级联连接从第一专用处理块接收第一部分结果并且包括：第一浮点算术运算符电路，其基于来自第一和第二向量中的每一个的具有第二浮点精度的两个元组的四进制化简来生成具有第一浮点精度的第二部分结果；以及第二浮点算术运算符电路，其通过执行第一和第二部分结果的二进制化简来生成点积。2.根据权利要求1所述的集成电路，其中该第一浮点算术运算符电路进一步包括：第一乘法器电路，其基于来自第一向量的两个元组的第一元组和来自第二向量的两个元组的第一元组来生成第一积，其中该第一积具有第二浮点精度；以及第二乘法器电路，其基于来自第一向量的两个元组的第二元组和来自第二向量的两个元组的第二元组来生成第二积，其中该第二积具有第二浮点精度。3.根据权利要求2所述的集成电路，其中该第一浮点算术运算符电路进一步包括：生成第一积和第二积的和数的加法器电路，其中该和数具有第二浮点精度。4.根据权利要求3所述的集成电路，其中该第一浮点算术运算符电路进一步包括：转型功能电路，其从加法器电路接收和数并且通过将该和数从第二浮点精度转换成第一浮点精度来生成第二部分结果。5.根据权利要求4所述的集成电路，其中该转型功能电路将该和数的阶码大小从第二浮点精度增加至第一浮点精度。6.根据权利要求4或5中的任一项所述的集成电路，其中该转型功能电路将该和数的阶码的偏移从第二浮点精度的偏移调整至第二浮点精度的偏移。7.根据权利要求4或5中的任一项所述的集成电路，其中该第二专用处理块进一步包括：耦合至第二浮点算术运算符电路的输出端口；以及在加法器电路和输出端口之间的旁路路径，其中该旁路路径绕过转型功能电路和第二浮点算术运算符电路。8.根据权利要求1-5中的任一项所述的集成电路，其中该第二浮点算术运算符电路进一步包括：加法器电路，其通过将第一和第二部分结果相加来生成点积。9.根据权利要求1所述的集成电路，进一步包括：存储电路。10.根据权利要求9所述的集成电路，其中该存储电路是从由以下各项组成的组中选择的：先进先出电路、后进先出电路、串入并出移位寄存器电路、随机存取存储器电路、只读存储器电路、内容可寻址存储器电路和寄存器文件。11.根据权利要求1所述的集成电路，进一步包括可配置互连电路，其包括互连资源。12.根据权利要求11所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。