用于在执行浮点减法时估计移位量的装置和方法制造方法及图纸

本公开涉及用于在执行浮点减法时估计移位量的装置和方法。提供了用于在执行减法运算生成差值时估计移位量的装置和方法。移位估计电路确定将被应用于差值的估计移位量。移位估计电路包括有效数分析电路，用于根据对两个浮点运算数的有效数值的分析生成第一位串，第一位串标识差值内的被预测为具有被设置为确定值的位的最高有效位位置。移位限制电路由指数值生成标识移位限制位位置的第二位串。移位限制电路具有计算电路，计算电路用于针对第二位串的位位置的至少一个子集中的每个位位置执行使用指数值的位的关联计算以确定针对第二位串内的该位位置的值。组合电路由第一位串和第二位串生成组合位串，移位确定电路根据组合位串确定估计移位量。

【技术实现步骤摘要】
用于在执行浮点减法时估计移位量的装置和方法
本公开涉及用于在执行浮点减法时估计移位量的装置和方法。
技术介绍
在数据处理系统中使用浮点(FP)表示是很常见的。浮点数包括有效数和指示有效数的位的有效性的指数。归一化的浮点数的有效数至少为1且小于2，因此格式为1.xxxxx。当从另一浮点数中减去一个浮点数时，结果可能是非常小的数字，即可能有大量的前导零。为了寻求将结果的有效数重新归一化，可以对通过从另一有效数中减去一个有效数而获得的差值执行左移操作。已知使用前导零预测器电路(LZA电路)来基于对有效数的分析来预测差值中将存在多少前导零，其中该前导零信息被用于确定要应用于差值的左移以便寻求对差值进行归一化。但是，对于小于1.0的数字进行归一化要求将指数递减以补偿对差值进行的调整。当指数已经很小时，指数递减就成了一个问题，因为FP数不能具有低于预定的最小值的真指数。因此，任何提出的由LZA产生的左移都需要被限定，以便不应用导致指数递减到最小值以下的左移。期望提供一种有效的机制来执行对使用诸如LZA电路之类的电路所产生的移位量的这种限定。
技术实现思路
在一个示例布置中，提供了一种装置，包括：处理电路，用于执行减法运算以从第一浮点运算数的第一有效数值中减去第二浮点运算数的第二有效数值，来生成差值；以及移位估计电路，用于确定将被应用于差值的估计移位量，移位估计电路包括：有效数分析电路，用于根据对第一有效数值和第二有效数值的分析生成第一位串，第一位串标识差值内的最高有效位位置，最高有效位位置被预测为具有被设置为确定值的位；移位限制电路，用于由指数值生成标识移位限制位位置的第二位串，移位限制电路具有计算电路，计算电路用于针对第二位串的位位置的至少一个子集中的每个位位置执行使用指数值的位的关联计算以确定针对第二位串内的该位位置的值，关联计算针对不同的位位置是不同的；组合电路，用于由第一位串和第二位串生成组合位串；以及移位确定电路，用于根据组合位串确定估计移位量。在另一示例布置中，提供了一种在使用处理电路执行减法运算以从第一浮点运算数的第一有效数值中减去第二浮点运算数的第二有效数值来生成差值时确定估计移位量的方法，估计移位量然后被应用于差值，该方法包括：从对第一有效数值和第二有效数值的分析中生成第一位串，第一位串标识差值内的最高有效位位置，最高有效位位置被预测为具有被设置为确定值的位；通过使用计算电路针对第二位串的位位置的至少一个子集中的每个位位置执行使用指数值的位的关联计算以确定针对第二位串内的该位位置的值，由指数值生成标识移位限制位位置的第二位串，关联计算针对不同的位位置是不同的；由第一位串和第二位串生成组合位串；以及根据组合位串确定估计移位量。在又一示例配置中，提供了一种装置，包括：用于执行减法运算以从第一浮点运算数的第一有效数值中减去第二浮点运算数的第二有效数值，来生成差值的处理装置；以及用于确定将被应用于差值的估计移位量的移位估计装置，移位估计装置包括：用于根据对第一有效数值和第二有效数值的分析生成第一位串的有效数分析装置，第一位串标识差值内的最高有效位位置，最高有效位位置被预测为具有被设置为确定值的位；用于由指数值生成标识移位限制位位置的第二位串的移位限制装置，移位限制装置具有用于针对第二位串的位位置的至少一个子集中的每个位位置执行使用指数值的位的关联计算以确定针对第二位串内的该位位置的值的计算装置，关联计算针对不同的位位置是不同的；用于由第一位串和第二位串生成组合位串的组合装置；以及用于根据组合位串确定估计移位量的移位确定装置。附图说明将仅通过示例的方式参照附图中所示的实施例进一步描述本技术，其中：图1是示出根据一个实施例的装置的图；图2是示出根据一个实施例的图1的装置的操作的流程图；图3是示出根据一个实施例的图1的构建限制块40内提供的组件的框图；以及图4是示出针对特定示例场景的图3中示出的组件的操作的图。具体实施方式在参考附图讨论实施例之前，提供实施例的以下描述。在一个实施例中，提供了一种装置，其具有用于对第一和第二浮点运算数执行减法运算的处理电路。在一个实施例中，在执行减法运算之前，第一和第二浮点运算数被布置为具有相同的指数值，并且分别具有相关联的第一和第二有效数值。在执行减法运算期间，处理电路然后被布置为从第一有效数值中减去第二有效数值以生成差值。此外，移位估计电路用于确定将被应用于差值的估计移位量。移位估计电路包括有效数分析电路，用于根据对第一和第二有效数值的分析生成第一位串，该第一位串标识差值内的最高有效位位置，最高有效位位置被预测为具有被设置为确定值的位。应该注意的是，有效数分析电路使用第一和第二有效数值执行其分析，并且通常在计算差值之前进行操作。因此，所标识的最高有效位位置是一种预测。有效数分析电路可以以各种方式形成，但是在一个实施例中使用已知的前导零预测器(LZA)组件，其可以高精度地预测最高有效位位置。在一个特定实施例中，由于从低阶位的进位输出(carry-out)的可能性，所以预测将最多偏离一个位位置。然而，根据所描述的技术，不是直接使用第一位串来确定估计移位量，而是通过将由有效数分析电路产生的第一位串与第二位串组合来首先生成组合位串。具体地，在所描述的实施例中，还提供移位限制电路作为移位估计电路的一部分，以由指数值生成标识移位限制位位置的第二位串。移位限制电路具有计算电路，用于针对第二位串的位位置的至少一个子集中的每个位位置执行使用指数值的位的关联计算，以确定第二位串内的位位置的值。关联计算对于不同的位位置是不同的。已经发现，通过将计算电路布置为以上述方式操作，直接使用指数值的位作为输入，可以相对快速地生成第二位串，并且在一个实施例中可以与生成第一位串并行地生成第二位串。然后使用组合电路来根据第一位串和第二位串生成组合位串，此后，移位确定电路从组合位串确定估计移位量。这种方法提供了一种非常有效的机制来限定包含在由有效数分析电路产生的第一位串中的信息，从而确保不应用会使指数需要调整超过允许的最小指数值的左移。因为移位限制电路直接使用指数值的位针对第二位串的位位置的至少一个子集内的每个位位置执行关联计算，所以不需要试图计算指数值与允许的最小指数值之间的差值，从而能够非常有效地执行对左移量的限定。在一个实施例中，所述位位置的至少一个子集包括数量上至少等于所述差值中的位位置的数量的位位置。因此，对于要应用于差值的每个可能的移位量，将由移位限制电路执行计算以用第二位串确定相应位位置的值。虽然在一个实施例中，第二位串可以仅包括与差值数量相同的位，但是在一些实施例中，可能对其位数是2的幂的值进行操作更为容易，因此第二位串(甚至和第一位串)可以被用预定值(例如逻辑0值)来填充在一定数目的最低有效位位置中。作为特定示例，当处理双精度浮点乘积和/或值的减法时，可以生成106位的差值，并且可以通过附加22个全部被设置为零的最低有效位来分别将第一位串和第二位串从106位的值扩展到128位的值。针对第二位串的位位置的至少一个子集内的每个位位置的关联计算可以采取各种形式，但是在一些实施例中，该关联计算至少在逻辑上等同于至多使用一次指数值的每个位的计算。在一个实施例中，针对每个位位置的计算实际上最多使用本文档来自技高网...

【技术保护点】
1.一种装置，包括：处理电路，用于执行减法运算以从第一浮点运算数的第一有效数值中减去第二浮点运算数的第二有效数值，来生成差值；以及移位估计电路，用于确定将被应用于所述差值的估计移位量，所述移位估计电路包括：有效数分析电路，用于根据对所述第一有效数值和所述第二有效数值的分析来生成第一位串，所述第一位串标识所述差值内的最高有效位位置，所述最高有效位位置被预测为具有被设置为确定值的位；移位限制电路，用于由指数值生成标识移位限制位位置的第二位串，所述移位限制电路具有计算电路，所述计算电路用于针对所述第二位串的位位置的至少一个子集中的每个位位置执行使用所述指数值的位的关联计算，以确定针对所述第二位串内的该位位置的值，所述关联计算针对不同的位位置是不同的；组合电路，用于由所述第一位串和所述第二位串生成组合位串；以及移位确定电路，用于根据所述组合位串确定所述估计移位量。

【技术特征摘要】
2017.03.30 US 15/473,8411.一种装置，包括：处理电路，用于执行减法运算以从第一浮点运算数的第一有效数值中减去第二浮点运算数的第二有效数值，来生成差值；以及移位估计电路，用于确定将被应用于所述差值的估计移位量，所述移位估计电路包括：有效数分析电路，用于根据对所述第一有效数值和所述第二有效数值的分析来生成第一位串，所述第一位串标识所述差值内的最高有效位位置，所述最高有效位位置被预测为具有被设置为确定值的位；移位限制电路，用于由指数值生成标识移位限制位位置的第二位串，所述移位限制电路具有计算电路，所述计算电路用于针对所述第二位串的位位置的至少一个子集中的每个位位置执行使用所述指数值的位的关联计算，以确定针对所述第二位串内的该位位置的值，所述关联计算针对不同的位位置是不同的；组合电路，用于由所述第一位串和所述第二位串生成组合位串；以及移位确定电路，用于根据所述组合位串确定所述估计移位量。2.如权利要求1所述的装置，其中，在所述减法运算被执行之前，所述第一浮点运算数和所述第二浮点运算数被布置为具有相同的指数值，并且该指数值是由所述移位限制电路使用的所述指数值。3.如权利要求1所述的装置，其中，位位置的所述至少一个子集包括至少等于所述差值中的位位置的数目的多个位位置。4.如权利要求1所述的装置，其中，针对所述第二位串的位位置的所述至少一个子集中的每个位位置的关联计算至少在逻辑上等同于至多使用一次所述指数值的每个位的计算。5.如权利要求4所述的装置，其中，针对所述第二位串的位位置的所述至少一个子集中的每个位位置的关联计算对所述指数值的位执行一系列逻辑运算。6.如权利要求5所述的装置，其中所述一系列逻辑运算包括与运算、或运算和非运算中的一个或多个。7.如权利要求1所述的装置，其中，所述有效数分析电路和所述移位限制电路被布置为并行操作。8.如权利要求7所述的装置，其中所述移位限制电路的逻辑深度不大于所述有效数分析电路的逻辑深度。9.如权利要求1所述的装置，其中：所述有效数分析电路被布置为生成第一位串，使得所述第一位串内的位位置被设置为第一值以标识所述最高有效位位置；所述移位限制电路被布置为生成第二位串，使得所述第二位串内的位位置被设置为所述第一值以标识所述移位限制位位置；以及所述移位确定电路被布置为通过检测所述组合位串内的被设置为与所述第一值不同的第二值的前导位位置的数目来确定所述估计移位量。10.如权利要求9所述的装置，其中，所述移位限制电路被布置为生成所述第二位串，使得所述第二位串内的至多一个位位置被设...

【专利技术属性】
技术研发人员：大卫·雷蒙德·鲁茨，伊恩·迈克尔·考尔菲尔德，
申请(专利权)人：ARM有限公司，安谋科技中国有限公司，
类型：发明
国别省市：英国,GB