一种功率混频器电路制造技术

本发明专利技术公开了一种功率混频器电路，该电路将吉尔伯特混频器电路和功率放大器电路结合在一起，该功率混频器包括依次电连接的跨导级电路、增益自举电路、开关级电路和负载电路；跨导级电路用来输入基带信号；增益自举电路用来稳定跨导级电路的输出电压；开关级电路用来根据本振信号控制开关级电路的开关管，使开关管起到开关的作用；负载电路是用来连接负载。相对于现有技术，本发明专利技术具有功耗低、成本低、线性度高的优点。

【技术实现步骤摘要】
一种功率混频器电路
本专利技术涉及一种无线通信
，尤其涉及一种多模多频功率混频器电路。
技术介绍
传统的直接上变频多模多频混频器与功率放大器的电路如图1所示：IQ两路信号通过LPF(低通滤波器)后，与相差90度的本振信号LOI和LOQ信号进行直接上变频，相加后再送入功率放大器(PA)。不同模式或频段下的发射机前端是完全分开的，如图1中频段(1)和频段(2)。如图2所示，传统的混频器采用吉尔伯特结构，功率放大器采用Class-AB(AB类功率放大器)模式，单频段情况下需要两个电感；多频段情况下，由于完全分开，需要更多的电感，占用大量芯片，成本高。同时传统的混频器加功率放大器的架构适用于较大输出功率的情况，在几个dBm输出功率的条件下该架构功耗较大，而且多模多频的情况下需要加大量开关，开关会有损耗，导致效率低。除此之外，通常在大信号工作条件下，MOS管的漏极会有较大的电压波动，大的电压波动会导致输出阻抗有大的变化，这就会引起非线性，使最终的发射机输出频谱中含有较大的带内分量，无法达到高线性度。因此，现阶段的功率混频器成本高、功耗较大、线性度低。
技术实现思路
为解决上述技术问题，本专利本文档来自技高网...

【技术保护点】
1.一种功率混频器电路，其特征在于：该电路将吉尔伯特混频器电路和功率放大器电路结合在一起，所述功率混频器包括依次电连接的跨导级电路、增益自举电路、开关级电路和负载电路；所述跨导级电路用来输入基带信号；所述增益自举电路用来稳定跨导级电路的输出电压；所述开关级电路用来根据本振信号控制开关级电路的开关管，使开关管起到开关的作用；所述负载电路是用来连接负载。

【技术特征摘要】
1.一种功率混频器电路，其特征在于：该电路将吉尔伯特混频器电路和功率放大器电路结合在一起，所述功率混频器包括依次电连接的跨导级电路、增益自举电路、开关级电路和负载电路；所述跨导级电路用来输入基带信号；所述增益自举电路用来稳定跨导级电路的输出电压；所述开关级电路用来根据本振信号控制开关级电路的开关管，使开关管起到开关的作用；所述负载电路是用来连接负载。2.根据权利要求1所述的功率混频器电路，其特征在于：所述功率混频器还包括可重构LC谐振电路，电连接于所述开关级与所述负载级之间，所述可重构LC谐振电路采用一个电感的面积同时覆盖低中高三个频段，使可重构LC谐振电路谐振在三个不同频段上。3.根据权利要求2所述的功率混频器电路，其特征在于：所述功率混频器分为I核和Q核两路信号。4.根据权利要求3所述的功率混频器电路，其特征在于：所述I核跨导级电路包括第一晶体管(M1)和第二晶体管(M2)，所述第一晶体管(M1)的栅极与基带信号(BBIP)连接，源级接地，漏极与I核增益自举电路连接；所述第二晶体管(M2)的栅极与基带信号(BBIN)连接，源级接地，漏极与I核增益自举电路连接；所述Q核跨导级电路包括第十七晶体管(M9)、第十八晶体管(M10)；所述第十七晶体管(M9)的栅极与基带信号(BBQP)连接，源级接地，漏极与Q核增益自举电路连接；所述第十八晶体管(M10)的栅极与基带信号(BBQN)连接，源级接地，漏极与Q核增益自举电路连接。5.根据权利要求4所述的功率混频器电路，其特征在于：所述I核增益自举电路包括第三晶体管(M19)、第四晶体管(M20)、第一运算放大器(Opamp1)和第二运算放大器(Opamp2)；所述第一运算放大器(Opamp1)的输入正极端与直流偏置电压(Vgb)连接，输入负极端与所述第三晶体管(M19)的源级连接，所述第三晶体管(M19)的源级与所述第一晶体管(M1)的漏极连接，所述第三晶体管(M19)的栅极与第一运算放大器(Opamp1)的输出端连接，所述第三晶体管(M19)的漏极与I核开关级连接；所述第二运算放大器(Opamp2)的输入正极端与直流偏置电压(Vgb)连接，输入负极端与所述第四晶体管(M20)的源级连接，所述第四晶体管(M20)的源级与所述第二晶体管(M2)的漏极连接，所述第四晶体管(M20)的栅极与第二运算放大器(Opamp2)的输出端连接，所述第四晶体管(M20)的漏极与I核开关级连接；所述Q核增益自举电路包括第十九晶体管(M21)、第二十晶体管(M22)、第三运算放大器(Opamp3)和第四运算放大器(Opamp4)；所述第三运算放大器(Opamp3)的输入正极端与直流偏置电压(Vgb)连接，输入负极端与所述第十九晶体管(M21)的源级连接，所述第十九晶体管(M21)的源级与所述第十七晶体管(M9)的漏极连接，所述第十九晶体管(M21)的栅极与第三运算放大器(Opamp3)的输出端连接，所述第十九晶体管(M21)的漏极与Q核开关级连接；所述第四运算放大器(Opamp4)的输入正极端与直流偏置电压(Vgb)连接，输入负极端与所述第二十晶体管(M22)的源级连接，所述第二十晶体管(M22)的源级与所述第十八晶体管(M10)的漏极连接，所述第二十晶体管(M22)的栅极与第四运算放大器(Opamp4)的输出端连接，所述第二十晶体管(M22)的漏极与Q核开关级连接。6.根据权利要求5所述的功率混频器电路，其特征在于：I核开关级电路包括第五晶体管(M3_L)、第七晶体管(M3_H)、第十二晶体管(M4_L)、第十晶体管(M4_H)、晶体管(M5_L)、第八晶体管(M5_H)、第十一晶体管(M6_L)、第九晶体管(M6_H)；所述第五晶体管(M3_L)的栅极与I核本振N低频端(LOIN_L)连接，源级与所述第三晶体管(M19)的漏极连接，漏极与可重构LC谐振电路连接；所述第六晶体管(M5_L)的栅极与I核本振P低频端(LOIP_L)连接，源级与所述第三晶体管(M19)的漏极连接，漏极与可重构LC谐振电路连接；所述第七晶体管(M3_H)的栅极与I核本振N高频端(LOIN_H)连接，源级与所述第三晶体管(M19)的漏极连接，漏极与可重构LC谐振电路连接；所述第八晶体管(M5_H)的栅极与I核本振P高频端(LOIP_H)连接，源级与所述第三晶体管(M19)的漏极连接，漏极与可重构LC谐振电路连接；所述第九晶体管(M6_H)的栅极与I核本振P高频端(LOIP_H)连接，源级与所述第四晶体管(M20)的漏极连接，漏极与可重构LC谐振电路连接；所述第十晶体管(M4_H)的栅极与I核本振N高频端(LOIN_H)连接，源级与所述第四晶体管(M20)的漏极连接，漏极与可重构LC谐振电路连接；所述第十一晶体管(M6_L)的栅极与I核本振P低频端(LOIP_L)连接，源级与所述第四晶体管(M20)的漏极连接，漏极与可重构LC谐振电路连接；所述第十二晶体管(M4_L)的栅极与I核本振N低频端(LOIN_L)连接，源级与所述第四晶体管(M20)的漏极连接，漏极与可重构LC谐振电路连接；Q核开关级电路包括第二十一晶体管(M11_L)、第二十三晶体管(M11_H)、第二十八晶体管(M12_L)、第二十六晶体管(M12_H)、第二十二晶体管(M13_L)、第二十四晶体管(M13_H)、第二十七晶体管(M14_L)、第二十五晶体管(M14_H)；所述第二十一晶体管(M11_L)的栅极与Q核本振N低频端(LOQN_L)连接，源级与所述第十九晶体管(M21)的漏极连接，漏极与可重构LC谐振电路连接；所述第二十二晶体管(M13L)的栅极与Q核本振P低频端(LOQP_L)连接，源级与所述第十九晶体管(M21)的漏极连接，漏极与可重构LC谐振电路连接；所述第二十三晶体管(M11_H)的栅极与Q核本振N高频端(LOQN_H)连接，源级与所述第十九晶体管(M21)的漏极连接，漏极与可重构LC谐振电路连接；所述第二十四晶体管(M13_H)的栅极与Q核本振P高...

【专利技术属性】
技术研发人员：冯海刚，游晓东，幸新鹏，
申请(专利权)人：清华大学深圳研究生院，
类型：发明
国别省市：广东,44