一种存储器测试系统、方法及存储介质技术方案

本发明专利技术一种存储器测试系统、方法及存储介质，该系统包括上位计算机、配置存储器、待测存储器、主控FPGA和验证FPGA。上位计算机通过对主控FPGA发送命令，实现对待测存储器的选择、配置、擦除操作；主控FPGA按照上位计算机命令要求，通过FPGA的内部选择逻辑，将待测存储器与串口、验证FPGA连接，并接收验证FPGA的配置完成管脚DONE信号的电平，对验证FPGA进行复位操作；配置存储器用于对主控FPGA进行配置。本发明专利技术可以满足用于FPGA配置的存储器电路在低温环境下长时间保温的测试要求，解决自动测试设备存在时间限制的问题。提高配置存储器在较长时间保持低温测试条件下的测试效率和准确性。

A memory testing system, method and storage medium

The invention relates to a memory testing system, a method and a storage medium. The system comprises a host computer, a configuration memory, a memory to be tested, a main control FPGA and a verification FPGA. The host computer sends commands to the main control FPGA to select, configure and erase the test memory; the main control FPGA connects the test memory to the serial port, verify the FPGA through the internal selection logic of the FPGA, and receives and verifies the configuration of the FPGA to complete the level of DONE signal of the pin. The FPGA is reset and the configuration memory is used to configure the main FPGA. The invention can satisfy the test requirement of long time heat preservation of memory circuit for FPGA configuration in low temperature environment, and solve the problem of time limitation of automatic test equipment. Improve the configuration memory for a long time to maintain the test efficiency and accuracy under low temperature test conditions.

【技术实现步骤摘要】
一种存储器测试系统、方法及存储介质
本专利技术涉及一种用于SRAM型FPGA配置的存储器电路的测试系统及其实现方法，特别是用于存储器电路在低温环境下的测试，属于集成电路

技术介绍
SRAM型FPGA是通过遍布FPGA电路的SRAM配置位决定其具体的功能，这些配置位的码流集合即被称为码流(bitstream)。用于SRAM型FPGA配置的存储器电路是一种可反复擦写、非易失的在线可编程存储器电路，可将FPGA配置码流存储至其中，用来实现对FPGA电路的功能配置。在应用系统中一般与FPGA配套使用。用于SRAM型FPGA配置的存储器电路的存储体由多块Flash模块构成Flash阵列。控制和JTAG接口电路实现支持IEEE1149.1协议的软件通信。串并接口控制电路发送信号，完成数据并串转换。Flash控制电路发送控制信号来实现对Flash的配置、擦除、回读、及数据读取控制功能。Flash存储单元在编程前后表现为阈值变化，编程前阈值较低，在加电压后能够检测到开启电流，经过电流放大比较器后可判断出存储值为“1”。编程后阈值较高，在加电压后仍然不能开启，漏电流非常小，经过电流放大比较器后可判断出存储值为“0”。读出电流放大比较器电路工作时需要一个参考电流，通过比较Flash单元读出电流与参考电流，判断存储值是否为“1”。参考电流的生成需要一个启动电路，如果启动电路不能正常启动就不能提供稳定的参考电流。启动电路的参考电流容易受到工艺偏差和温度的影响，若出现异常会导致读出结果出现错误。这种读出故障一般发生在低温环境(0℃以下)且时间越长、温度越低发生的概率越大。因此，对FPGA配置用存储器电路进行测试，需确保在低温下开展且有一定的低温保持时间要求。基于FLASH的存储器测试一般需要多种图形的配合，包括如全0向量、全1向量、棋盘格向量等。FLASH的擦除和写入一般需要消耗大量的时间，同时，为了模拟串行FPGA配置过程，串行读出也需要耗费较长时间。而大部分测试设备本身不具备保持低温的能力，只能对电路从温箱中取出进行测试，导致实际测试温度与测试要求不符，无法测试筛除具有上述缺陷的存储器电路。
技术实现思路
本专利技术解决的技术问题是：克服现有测试技术低温测试时间不足的问题，提供一种存储器测试系统、方法及存储介质，本专利技术系统能够实现FPGA配置存储器在低温环境下的高覆盖率测试，解决自动测试设备的保温时间不足的问题，提高FPGA配置存储器电路在低温测试中的测试准确性和测试效率。本专利技术的技术方案是：一种用于SRAM型FPGA配置的存储器测试系统，包括上位计算机、配置存储器、主控FPGA和验证FPGA；上位计算机使用串口与主控FPGA进行通信，通过对主控FPGA发送命令，实现对待测存储器的选择、配置、擦除操作；主控FPGA按照上位计算机命令要求，通过FPGA的内部选择逻辑，将待测存储器与串口、验证FPGA连接，并接收验证FPGA的配置完成管脚DONE信号的电平，对验证FPGA进行复位操作；配置存储器用于对主控FPGA进行配置；采用JTAG方式通过JTAG端口将配置文件配置至配置存储器中。所述上位计算机通过串口与主控FPGA的通用I/O连接；待测存储器的第配置数据位管脚D、配置时钟管脚CLK、片选管脚CE、输出使能管脚OE、初始化配置管脚CF、JTAG输入管脚TDI、JTAG时钟管脚TCK、JTAG输出管脚、JTAG模式选择管脚TMS分别与主控FPGA的通用I/O管脚连接；验证FPGA的复位管脚PROG_B，配置完成管脚DONE，初始化完成管脚INIT，并行配置数据管脚D0-D7与主控FPGA的通用I/O管脚连接；验证FPGA的全局时钟管脚GCLK1与主控FPGA的全局时钟管脚GCLK1连接，配置时钟管脚CCLK与主控FPGA的全局时钟管脚GCLK2连接。一种根据上述的测试系统进行测试的方法，步骤如下：(1)、测试开始，对配置存储器进行配置并进行系统自检；具体实现方式如下：系统正常上电后。若系统为首次使用，需通过上位计算机，使用存储器专用配置软件，利用专用配置器，通过JTAG端口对配置存储器进行配置操作。若非首次使用，可略过此步骤。上电完成后，系统进入自检状态，若自检失败，上位机反馈错误消息，测试停止。若自检成功后可开始系统测试。使用外部上位计算机通过串口向主控FPGA发送8位二进制配置命令。(2)、主控FPGA与指定待测存储器形成通信。具体实现方式如下：主控FPGA按照8位二进制配置命令要求，对命令所指定的待测存储器的TCK、TDI、TMS和TDO管脚通过主控FPGA内部布线连接，与串口形成通信。8位二进制命令的具体格式为：第4-8位二进制数字指定需进行操作的待测存储器编号，该编号以存储器测试系统摆放的位置进行划分，以00001作为初始编号，以增量为1的方式对不同位置的待测存储器进行编号。1-3位二进制数字指定所选择待测存储器进行的操作，其中001表示存储器配置操作，010表示存储器测试操作，100表示存储器擦除操作。此步骤中所发送的命令以00001001作为初始命令，对不同存储器进行配置时，仅需修改命令中4-8位的待测存储器编号即可。(3)、使用专用配置软件对指定待测存储器进行配置。具体实现方式如下：上位计算机调用存储器专用配置软件，通过串口对配置命令选择的待测试存储器的TCK、TDI、TMS、TDO管脚进行通信，采用JTAG配置方式，实现对待测存储器的配置操作。(4)、将所有待测存储器逐一进行配置。具体实现方式如下：反复执行(2)和(3)的步骤，按照存储器所处的不同位置，发送8位二进制配置命令，使用专用配置存储器逐一对指定的待测存储器进行配置。直到将测试系统中所有测试夹具内的待测试存储器电路配置完成。(5)、对待测存储器进行测试。具体实现方式如下：上位计算机发送8位二进制存储器测试命令。此步骤中所发送的命令以00001010作为初始命令，对不同存储器进行测试时，仅需修改命令中4-8位的待测存储器编号即可。主控FPGA按照8位二进制测试命令要求，对命令所指定的测试存储器的配置管脚通过主控FPGA的内部布线与验证FPGA的配置管脚连接。待测存储器按照主串配置模式，自动对验证FPGA进行配置。(6)、收集待测存储器测试结果。具体实现方式如下：验证FPGA配置完成后，将验证FPGA的DONE管脚电平发送给主控FPGA中，主控FPGA通过串口传送至上位计算机中。上位计算机软件根据DONE信号的电平值，判断并显示存储器的测试结果。(7)、待测存储器测试完成，复位验证FPGA。具体实现方式如下：主控FPGA对验证FPGA的INIT和PROG_B管脚按照先后顺序分别进行管脚电平拉低操作，保持一段时间后，先后将INT和PROG_B管脚进行拉高操作，使验证FPGA进行复位，便于其余待测试的存储器对其进行配置。(8)、将所有待测存储器逐一进行测试。具体实现方式如下：反复执行(6)、(7)和(8)的步骤，按照存储器所处的不同位置，发送8位二进制测试命令，使用专用配置存储器逐一对指定的待测存储器进行配置。直到将测试系统中所有测试夹具内的待测试存储器器件测试完成。(9)、擦除所有测试存储器，具体实现方式如下：所有存储器测试完成后，上位计算机向本文档来自技高网...

【技术保护点】
1.一种用于SRAM型FPGA配置的存储器测试系统，其特征在于：包括上位计算机(101)、配置存储器(105)、主控FPGA(103)和验证FPGA(104)；上位计算机(101)通过串口(102)完成与主控FPGA(103)的通信；主控FPGA(103)按照上位计算机(101)命令要求，通过FPGA的内部选择逻辑，将待测存储器与串口(102)、验证FPGA(104)连接，并接收验证FPGA(104)的配置完成管脚DONE信号的电平，对验证FPGA(104)进行复位操作；配置存储器(105)用于对主控FPGA(103)进行配置。

【技术特征摘要】
1.一种用于SRAM型FPGA配置的存储器测试系统，其特征在于：包括上位计算机(101)、配置存储器(105)、主控FPGA(103)和验证FPGA(104)；上位计算机(101)通过串口(102)完成与主控FPGA(103)的通信；主控FPGA(103)按照上位计算机(101)命令要求，通过FPGA的内部选择逻辑，将待测存储器与串口(102)、验证FPGA(104)连接，并接收验证FPGA(104)的配置完成管脚DONE信号的电平，对验证FPGA(104)进行复位操作；配置存储器(105)用于对主控FPGA(103)进行配置。2.根据权利要求1所述的一种用于SRAM型FPGA配置的存储器测试系统，其特征在于：所述上位计算机(101)通过串口(102)与主控FPGA(103)的通用I/O连接；待测存储器的第0配置数据位管脚D0、配置时钟管脚CLK、片选管脚CE、输出使能管脚OE、初始化配置管脚CF、JTAG输入管脚TDI、JTAG时钟管脚TCK、JTAG输出管脚、JTAG模式选择管脚TMS分别与主控FPGA(103)的通用I/O管脚连接；验证FPGA(104)的复位管脚PROG_B，配置完成管脚DONE，初始化完成管脚INIT，并行配置数据管脚D0-D7与主控FPGA(103)的通用I/O管脚连接；验证FPGA(104)的全局时钟管脚GCLK1与主控FPGA(103)的全局时钟管脚GCLK1连接，配置时钟管脚CCLK与主控FPGA(103)的全局时钟管脚GCLK2连接。3.一种利用权利要求1或2所述的一种用于SRAM型FPGA配置的存储器测试系统进行测试的方法，其特征在于步骤如下：(1)测试开始，对配置存储器(105)进行配置并进行系统自检；(2)主控FPGA(103)与指定待测存储器建立通信；(3)将所有待测存储器逐一进行配置；(4)将所有待测存储器逐一进行测试；(5)收集待测存储器测试结果；(6)待测存储器测试完成，复位验证FPGA；(7)擦除所有测试存储器。4.根据权利要求3所述的一种用于SRAM型FPGA配置的存储器测试方法，其特征在于：所述步骤(1)的具体方法为：系统正常上电后，若系统为首次使用，需通过上位计算机(1)对配置存储器(105)进行配置操作；上电完成后，系统进入自检状态，若自检失败，上位机反馈错误消息，测试停止；若自检成功后可开始系统测试...

【专利技术属性】
技术研发人员：李琦，陈雷，李学武，张彦龙，孙华波，张帆，肖阳，刘进，祁逸，李申，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京,11