监视电路制造技术

本发明专利技术提供监视电路，该监视电路的特征在于，包括：第一异常检测电路，其检测作为监视对象的半导体装置的第一异常状态；第二异常检测电路，其检测作为监视对象的半导体装置的第二异常状态；复位电路，其向第一输出端子输出复位信号，该复位信号是基于第一异常检测电路所输出的第一异常检测信号和第二异常检测电路所输出的第二异常检测信号的逻辑或而得到的；以及输出保持电路，其对输出了所述第一异常检测信号和所述第二异常检测信号中的哪一个的情况进行存储，且将与此对应的异常判别信号输出到第二输出端子。

【技术实现步骤摘要】
监视电路
本专利技术涉及对微处理器等的动作进行监视的监视电路。
技术介绍
微处理器不仅用于工业用计算机、个人用计算机中的运算处理，而且还搭载于先进的电子化的家庭用电气设备、车辆的ECU等各种设备。为了防止因微处理器的失控而导致的设备的误动作，使用对微处理器的动作状况进行监视的监视电路。当监视电路检测到微处理器的失控的可能性时，使微处理器复位，从而防止设备的误动作。为了避免微处理器和监视电路同时发生故障，监视电路通常设置在微处理器的外部。图5是示出以往的监视电路的框图。以往的监视电路30具备看门狗定时器电路31、电源电压监视电路32、复位输出电路33。看门狗定时器电路31对微处理器40所输出的监视脉冲的时间间隔进行监视，当监视脉冲的时间间隔为设定时间以上时，判断为存在微处理器40失控的可能性，向复位输出电路33输出超时信号。另外，电源电压监视电路32对包括微处理器40的周边电路的电源电压进行监视，当电源电压下降而成为设定电压以下时，判断为存在微处理器40失控的可能性，向复位输出电路33输出电压下降信号。复位输出电路33根据由看门狗定时器电路31所输出的超时信号和由电源电压监视电路32所输出的电压下降信号的逻辑或(“OR”)而向微处理器40输出复位信号，微处理器40被复位。这样，在存在微处理器40失控的可能性的情况下，监视电路30使微处理器40复位，从而能够防止包括微处理器的系统的动作异常(例如，参照专利文献1)。专利文献1：日本特开平7-234806号公报但是，在以往的监视电路中，从监视电路输出的信号仅为复位信号，微处理器难以分清复位原因。
技术实现思路
本专利技术提供一种微处理器等作为监视对象的半导体装置能够自主地识别复位原因的监视电路。为了解决以往的课题，本专利技术的一实施方式中的监视电路的特征在于，包括：第一异常检测电路，其检测作为监视对象的半导体装置的第一异常状态；第二异常检测电路，其检测作为监视对象的半导体装置的第二异常状态；复位电路，其向第一输出端子输出复位信号，该复位信号是基于第一异常检测电路所输出的第一异常检测信号和第二异常检测电路所输出的第二异常检测信号的逻辑或而得到的；以及输出保持电路，其对输出了所述第一异常检测信号和所述第二异常检测信号中的哪一个的情况进行存储，且将与此对应的异常判别信号输出到第二输出端子。专利技术效果根据本专利技术的监视电路，从第二输出端子输出微处理器等作为监视对象的半导体装置的复位原因，因此作为监视对象的半导体装置能够自主地识别复位原因。附图说明图1是示出本实施方式的监视电路的框图。图2是示出本实施方式的监视电路的复位输出电路和输出保持电路的一例的框图。图3是示出本实施方式的监视电路的另一例的框图。图4是示出本实施方式的监视电路的另一例的框图。图5是示出以往的监视电路的框图。标号说明100：监视电路101：微处理器110：第一异常检测电路111：第二异常检测电路112：复位输出电路113：输出保持电路具体实施方式下面，在实施方式中，作为由监视电路检测异常的监视对象的半导体装置，以微处理器为例进行说明。图1是示出本专利技术的第1实施方式的监视电路的框图。本实施方式的监视电路100具备第一异常检测电路110、第二异常检测电路111、复位输出电路112、输出保持电路113、第一输出端子210以及第二输出端子211。第一异常检测电路110的输出端子通过第一异常检测信号线DT1而分别连接到复位输出电路112和输出保持电路113。第二异常检测电路111的输出端子通过第二异常检测信号线DT2而分别连接到复位输出电路112和输出保持电路113。复位输出电路112的输出端子连接到第一输出端子210。输出保持电路113的输出端子连接到第二输出端子211。第一异常检测电路110和第二异常检测电路111分别通过不同的手段来检测微处理器101失控的可能性。例如，第一异常检测电路110为看门狗定时器，第二异常检测电路111为电源电压检测电路。当第一异常检测电路110检测到微处理器101失控的可能性时，向第一异常检测信号线DT1输出第一异常检测信号。当第二异常检测电路111检测到微处理器101失控的可能性时，向第二异常检测信号线DT2输出第二异常检测信号。在此，在第一异常检测电路110成为非检测时，在规定的第一延迟时间之后停止第一异常检测信号的输出。在第二异常检测电路111成为非检测时，在规定的第二延迟时间之后停止第二异常检测信号的输出。复位输出电路112基于第一异常检测信号和第二异常检测信号的逻辑或，向第一输出端子210输出复位信号。因此，监视电路100在第一延迟时间或第二延迟时间的期间，向第一输出端子210继续输出对微处理器101的复位信号，因此能够可靠地进行微处理器101的复位。当从第一异常检测信号线DT1输入了第一异常检测信号时，输出保持电路113向第二输出端子211输出第一电平的异常判别信号并将其保持。另外，在从第二异常检测信号线DT2输入了第二异常检测信号的情况下，输出保持电路113输出第二电平的异常判别信号，并将其保持。微处理器101在复位解除之后确认监视电路100的第二输出端子211的异常判别信号，从而能够判别是第一异常检测电路110和第二异常检测电路111中的哪一个进行动作而得到的信号。如以上所说明，在使用本实施方式的监视电路100的情况下，微处理器101可靠地被复位，并且，在复位解除之后，通过读取第二输出端子211的异常判别信号的电平，从而能够确定复位原因，按照每个复位原因而采取执行初始设定等的对策。图2是示出本专利技术的第1实施方式的监视电路的复位输出电路和输出保持电路的一例的框图。复位输出电路112具备NOR电路(“或非”电路)120。输出保持电路113具备触发器电路121。在NOR电路120中，第一输入端子连接到第一异常检测信号线DT1，第二输入端子连接到第二异常检测信号线DT2，输出端子连接到第一输出端子210。在触发器电路121中，置位端子S连接到第一异常检测信号线DT1，复位输入端子R连接到第二异常检测信号线DT2，输出端子Q连接到第二输出端子211。NOR电路120向第一输出端子210输出第一异常检测信号和第二异常检测信号的逻辑或的反相信号。当从第一异常检测信号线DT1输入了第一异常检测信号时，触发器电路121被置位，向第二输出端子211输出第一电平(高电平)的异常判别信号。当从第二异常检测信号线DT2输入了第二异常检测信号时，触发器电路121被复位，并向第二输出端子211输出第二电平(低电平)的异常判别信号。这样，由NOR电路来构成复位输出电路112，从而通过简单的电路，将基于第一异常检测信号和第二异常检测信号的逻辑或而得到的复位信号输出到第一输出端子210。另外，由包括复位端子和置位端子的触发器电路来构成输出保持电路113，从而通过简单的电路，能够将异常判别信号输出到第二输出端子211。图3是示出本专利技术的第2实施方式的监视电路的例子的框图。在图3中，对于与图2相同的部位，赋予相同的标号并省略说明。本实施方式的监视电路102还具备：输入检测电路114；以及输出保持电路123，其具备具有两个置位端子的触发器电路122。在输入检测电路114中，第一输入端子经由第一输入端子212本文档来自技高网...

【技术保护点】
1.一种监视电路，其特征在于，该监视电路包括：第一异常检测电路，其检测作为监视对象的半导体装置的第一异常状态；第二异常检测电路，其检测所述作为监视对象的半导体装置的第二异常状态；复位电路，其向第一输出端子输出复位信号，该复位信号是基于所述第一异常检测电路所输出的第一异常检测信号和所述第二异常检测电路所输出的第二异常检测信号的逻辑或而得到的；以及输出保持电路，其对输出了所述第一异常检测信号和所述第二异常检测信号中的哪一个的情况进行存储，且将与此对应的异常判别信号输出到第二输出端子。

【技术特征摘要】
2017.03.24 JP 2017-0599721.一种监视电路，其特征在于，该监视电路包括：第一异常检测电路，其检测作为监视对象的半导体装置的第一异常状态；第二异常检测电路，其检测所述作为监视对象的半导体装置的第二异常状态；复位电路，其向第一输出端子输出复位信号，该复位信号是基于所述第一异常检测电路所输出的第一异常检测信号和所述第二异常检测电路所输出的第二异常检测信号的逻辑或而得到的；以及输出保持电路，其对输出了所述第一异常检测信号和所述第二异常检测信号中的哪一个的情况进行存储，且将与此对应的异常判别信号输出到第二输出端子。2.根据权利要求1所述的监视电路，其特征在于，所述第一异常检测电路在第一延迟时间之后停止所述第一...

【专利技术属性】
技术研发人员：坂口薰，
申请(专利权)人：艾普凌科有限公司，
类型：发明
国别省市：日本,JP