一种基于FPGA的两通道数据分类同步输出电路制造技术

本实用新型专利技术公开了一种基于FPGA的两通道数据分类同步输出电路，包括数据接收模块、片上数据存储RAM模块、数据分类控制模块和数据输出模块，所述数据接收模块连接片上数据存储RAM模块和数据分类控制模块，数据分类控制模块中的锁相环输出的读写时钟提供片上数据存储RAM模块读写时钟和数据输出模块的读时钟，同时片上数据存储RAM模块输出数据端连接数据输出模块的输入。本实用新型专利技术的基于FPGA的两通道数据分类同步输出电路可以将任意的一组数据进行正序和倒序的奇偶排列并在两个通道同步输出。

【技术实现步骤摘要】
一种基于FPGA的两通道数据分类同步输出电路
本技术基于FPGA数字集成电路设计
，具体地说，涉及一种基于FPGA的两通道数据分类同步输出电路。
技术介绍
现有申请的技术专利中没有找到基于FPGA的两通道数据分类并同步输出的电路，本技术方案设计了一种基于FPGA(可编程逻辑门阵列)的电路。
技术实现思路
本技术的目的在于利用FPGA的锁相环(PLL)IP核产生的读、写时钟构成的数据分类电路模块对数据接收模块收到的数据进行筛选分类并进行分类存储在片上数据存储RAM模块后在同一时钟控制下同步输出数据，提供一种基于FPGA的两通道数据分类同步输出电路。其技术方案如下：一种基于FPGA的两通道数据分类同步输出电路，包括数据接收模块、片上数据存储RAM模块、数据分类控制模块和数据输出模块，数据接收模块连接片上数据存储RAM模块和数据分类控制模块，数据分类控制模块中的锁相环输出的读写时钟提供片上数据存储RAM模块读写时钟和数据输出模块的读时钟，同时片上数据存储RAM模块输出数据端连接数据输出模块的输入；所述数据接收模块用于接收只读存储器发送的数据，接收后将数据通过发送时钟控制发送至数据分类控制模块本文档来自技高网...

【技术保护点】
1.一种基于FPGA的两通道数据分类同步输出电路，其特征在于：包括据接收模块、片上数据存储RAM模块、数据分类控制模块和数据输出模块，包括数据接收模块、片上数据存储RAM模块、数据分类控制模块和数据输出模块，所述数据接收模块连接片上数据存储RAM模块和数据分类控制模块，数据分类控制模块中的锁相环输出的读写时钟提供片上数据存储RAM模块读写时钟和数据输出模块的读时钟，同时片上数据存储RAM模块输出数据端连接数据输出模块的输入；所述数据接收模块用于接收只读存储器发送的数据，接收后将数据通过发送时钟控制发送至数据分类控制模块；所述数据分类控制模块将数据进行正序奇数、偶数和倒序的奇数、偶数排列；所述片...

【技术特征摘要】
1.一种基于FPGA的两通道数据分类同步输出电路，其特征在于：包括据接收模块、片上数据存储RAM模块、数据分类控制模块和数据输出模块，包括数据接收模块、片上数据存储RAM模块、数据分类控制模块和数据输出模块，所述数据接收模块连接片上数据存储RAM模块和数据分类控制模块，数据分类控制模块中的锁相环输出的读写时钟提供片上数据存储RAM模块读写时钟和数据输出模块的读时钟，同时片上数据存储RAM模块输出数据端连接数据输出模块的输入；所述数据接收模块用于接收只读存储器发送的数据，接收后将数...

【专利技术属性】
技术研发人员：王鹏，张韩瑞，洪伟达，
申请(专利权)人：兰州大学，
类型：新型
国别省市：甘肃,62