一种具有P型岛缓冲层结构的抗辐射MOSFET结构制造技术

本发明专利技术公开一种具有P型岛缓冲层结构的抗辐射MOSFET结构，在常规功率MOSFET结构的衬底与漂移区之间加入一具有p型岛结构的缓冲层；缓冲层的浓度介于漂移区掺杂浓度和衬底掺杂浓度之间，P型岛浓度与尺寸严格控制，保证器件导通态时处于单极模式情况下；同时在器件处于阻断态时，P型岛对缓冲层‑衬底高低结附近电场有调节作用，改善器件受单粒子辐照时，寄生BJT诱生的反馈效应，进而提高单粒子烧毁阈值。本发明专利技术为空间用功率MOSFET提供了一种改善抗单粒子烧毁能力的新结构。

【技术实现步骤摘要】
一种具有P型岛缓冲层结构的抗辐射MOSFET结构
本专利技术属于功率半导体开关器件，具体说是一种基于硅材料的具有P型岛缓冲层结构的抗辐射MOSFET结构，在受高能带电粒子辐照时具有一定抗烧毁能力，适用于具有单粒子辐照的空间工作环境。
技术介绍
金属氧化物半导体场效应管(MOSFET)作为电力电子技术中重要的开关器件，广泛应用于各类电力电子设备，进行诸如整流、逆变、升压、降压、变频等电能转化与处理。同时，凭借器件的优异性能和相对成熟的技术优势，功率MOSFET也被认为是太空电子系统应用领域最令人满意的器件之一，在各类航空航天电子设备中广泛使用。但是空间环境存在大量宇宙射线和高能带电粒子，太空应用的功率MOSFET器件存在一定几率与高能粒子发生碰撞。若碰撞瞬态，功率MOSFET处于阻断态，则可能诱发单粒子烧毁效应，导致功率MOSFET器件失效，进而影响整个航天电子设备的正常工作。因此，对于航天应用，功率MOSFET器件抵抗单粒子烧毁能力非常重要。有关功率MOSFET单粒子烧毁机理，普遍共识如下：入射到功率MOSFET内部的单粒子，将部分或者全部能量传递给晶格原子，从而在其经过的径迹产生大量电子空穴对。电子空穴对在电场作用下形成瞬态电流。该瞬态电流诱发寄生BJT导通，而BJT一旦导通，发射极将注入电子，从而形成再产生反馈机制。当在产生反馈电流达到一定程度，会诱发寄生BJT二次击穿，造成永久性烧毁。从单粒子烧毁内在机理出发，器件研发与制造者，提出各种降低寄生BJT增益的方法，提高功率MOSFET发生单粒子烧毁的阈值。1985年，T.F.Wrobel等人借助电流诱发雪崩(CIA)概念解释了外延层发生烧毁的物理机理，指出大电流下强电场从PN结向N-N++高低结移动，是导致低压雪崩的原因。2006年，SandraLiu等人仿真研究了缓冲层结构对二次击穿电压的影响，提出采用双外延结构提高功率MOSFET抗单粒子烧毁能力。双外延结构，通过在耐压层和衬底层之间，加入一浓度介于两者之间的缓冲层，提高功率MOSFET大电流下二次击穿电场。为了保证良好结果，缓冲层的浓度不能比耐压层浓度高出太多，同时缓冲层浓度要保证一定厚度，这无疑会增大功率MOSFET的导通电阻。
技术实现思路
本专利技术的目的在于提出一种新的功率MOSFET结构，可调节高低结附近电场强度，从而提高功率MOSFET发生电离子烧毁的阈值。为实现上述目的，本专利技术采用如下的技术方案：一种具有P型岛缓冲层结构的抗辐射MOSFET结构，在普通MOSFET的衬底与漂移区之间加一带P型岛的缓冲层，由管芯第一表面向上的多层结构依次为：金属漏电极层；与漏电极层邻接的重掺杂N++型衬底层，其掺杂浓度在1019-1020cm-3，掺杂杂质为扩散系数较低的砷或锑；与衬底层临近的掺杂浓度较低的N+型缓冲层，其浓度在3×1015cm-3到5×1016cm-3之间，厚度在10-20微米之间厚度；缓冲层内具有P型岛，P型岛位于源接触孔正下方或沟道正下方，横向尺寸为3-5微米，距离衬底表面的距离为3-7微米，峰值浓度5×1016cm-3到5×1017cm-3之间；与缓冲层邻接的是掺杂浓度更低的N型漂移区，漂移区的浓度和厚度由耐压层决定；第二表面(上表面)附近区域是由P型阱区、P+体区、N+源区、栅氧化层、重掺杂多晶栅极、隔离氧化层和金属源电极层组成的表面MOS结构。本专利技术与其它功率MOSFET结构的核心区别是N+缓冲层带有P型岛，其作用是当器件处于阻断态时，P型岛会部分耗尽，为空间提供电荷，从而改变高低结附近的电场分布，进而干扰寄生BJT导通后，电流再生反馈过程，以达到提高器件抗单粒子烧毁阈值的目的。附图说明图1：具有P型岛缓冲层结构的平面栅n沟MOSFET的原胞结构；图2：具有P型岛缓冲层结构的沟槽栅n沟MOSFET的原胞结构。具体实施方式本专利技术提供一种具有P型岛缓冲层结构的抗辐射MOSFET结构，由位于硅片第一表面上的金属漏电极层、重掺杂N++型衬底层、与衬底层临近的掺杂浓度较低的N+型缓冲层、与缓冲层邻接的掺杂浓度更低的N型漂移区、以及由P型阱区、P+体区、N+源区、栅氧化层、重掺杂多晶栅极、隔离氧化层和金属源电极层表面MOS结构组成，其中，N型耐压层与N++衬底之间的N+缓冲层带有P型岛；缓冲层浓度在3×1015cm-3到5×1016cm-3之间，缓冲层厚度在10-20微米之间；P型岛与元胞对应，为多边形或条形，P型岛位于源接触孔正下方或沟道正下方，横向尺寸为3-5微米，距离衬底表面的距离为3-7微米，峰值浓度5×1016cm-3到5×1017cm-3之间。本专利技术与其它功率MOSFET结构的核心区别是N+缓冲层带有P型岛，其作用是当器件处于阻断态时，P型岛会部分耗尽，为空间提供电荷，从而改变高低结附近的电场分布，进而干扰寄生BJT导通后，电流再生反馈过程，以达到提高器件抗单粒子烧毁阈值的目的。P型岛的尺寸、位置和峰值掺杂浓度需与缓冲层浓度匹配并严格控制，以保证器件工作在单极模式的同时，改善器件发生二次击穿的电压和阈值电流。实施例1本实施例是一种具有P型岛缓冲层结构的平面栅MOSFET，元胞结构为条形，器件剖面结构参见附图1。在其结构中，除了体现本专利技术特征的具有P型岛缓冲层外，其它都与普通平面栅MOSFET结构相同：N++衬底(6)厚度100微米，掺砷，浓度为2×1019cm-3；缓冲层(5)的厚度为15微米，掺杂浓度5×1016cm-3；漂移区(3)的厚度为15微米，掺杂浓度1×1015cm-3；P型阱区(2)由扩散生成，结深2.5微米；P+体区(1)结深1.2微米，N+源区(7)结深0.5微米；阱区和源区扩散差决定的沟道长度约1.8微米。元胞在硅片上的重复周期为12微米。体现本专利技术特征的结构和结构参数为：P型岛(4)位于沟道正下方，宽度(15)为2微米，高度1微米，距离衬底原始表面(16)的距离(13)为5微米，两个P型岛中心距离6微米。经试验证明，本实施例具有P型岛缓冲层结构的MOSFET，源漏阻断电压为220V。在-10V栅偏条件下，370MeVAu照射，单粒子烧毁阈值190V。实施例2：本实施例是一种具有P型岛缓冲层结构的沟槽栅MOSFET，元胞结构为方形，器件剖面结构参见附图2。在其结构中，除了体现本专利技术特征的具有P型岛缓冲层外，其它都与普通平面栅MOSFET结构相同：N++衬底(6)厚度100微米，掺砷，浓度为2×1019cm-3；缓冲层(5)的厚度为15微米，掺杂浓度5×1016cm-3；漂移区(3)的厚度为15微米，掺杂浓度1×1015cm-3；P型阱区(2)由扩散生成，结深2.5微米；P+体区(1)结深1.2微米，N+源区7结深0.5微米；阱区和源区扩散差决定的沟道长度约1.8微米。元胞在硅片上的重复周期为12微米。体现本专利技术特征的结构和结构参数为：P型岛(4)位于阱区正下方，宽度15为4微米，高度1.5微米，距离衬底原始表面(16)的距离(13)为7微米，两个P型岛中心距离6微米。经试验证明，本实施例具有P型岛缓冲层结构的MOSFET，源漏阻断电压为210V。在0栅偏、200V漏偏条件下，370MeVAu照射，无单粒子烧毁现象发生。本文档来自技高网...

【技术保护点】
1.一种具有P型岛缓冲层结构的抗辐照nMOSFET结构，其特征在于，由位于硅片第一表面上的金属漏电极层、重掺杂N++型衬底层、与衬底层临近的掺杂浓度较低的N+型缓冲层、与缓冲层邻接的掺杂浓度更低的N型漂移区、以及由P型阱区、P+体区、N+源区、栅氧化层、重掺杂多晶栅极、隔离氧化层和金属源电极层表面MOS结构组成，其中，N型耐压层与N++衬底之间的N+缓冲层带有P型岛；缓冲层浓度在3×1015cm‑3到5×1016cm‑3之间，缓冲层厚度在10‑20微米之间；P型岛与元胞对应，为多边形或条形，P型岛位于源接触孔正下方或沟道正下方，横向尺寸为3‑5微米，距离衬底表面的距离为3‑7微米，峰值浓度5×1016cm‑3到5×1017cm‑3之间。

【技术特征摘要】
1.一种具有P型岛缓冲层结构的抗辐照nMOSFET结构，其特征在于，由位于硅片第一表面上的金属漏电极层、重掺杂N++型衬底层、与衬底层临近的掺杂浓度较低的N+型缓冲层、与缓冲层邻接的掺杂浓度更低的N型漂移区、以及由P型阱区、P+体区、N+源区、栅氧化层、重掺杂多晶栅极、隔离氧化层和金属源电极层表面MOS结构组成，其中，N型耐压层与N++衬底之间的N+缓冲层带有P型岛；缓冲层浓度在3×1015cm-3到5×1...

【专利技术属性】
技术研发人员：胡冬青，唐伯晗，贾云鹏，吴郁，张靖维，
申请(专利权)人：北京工业大学，
类型：发明
国别省市：北京,11