一种SIP-3封装的双路输出霍尔芯片制造技术

本发明专利技术提供一种SIP‑3封装的双路输出霍尔芯片，包括第一驱动模块、第二驱动模块、第一NMOS管、第二NMOS管、第一下拉电阻和第二下拉电阻；第一驱动模块用于提供第一驱动电流；第二驱动模块用于提供第二驱动电流；第一NMOS管的漏极与第一信号输出引脚相连，源极接地；第二NMOS管的漏极与第二信号输出引脚相连，源极接地；第一下拉电阻的一端接地，另一端与第一NMOS管的栅极相连；第二下拉电阻的一端接地，另一端与第二NMOS管的栅极相连；第一驱动模块在第一下拉电阻处的电压和第二驱动电流在第二下拉电阻处的电压同时仅使第一NMOS管和第二NMOS管中的一个导通。本发明专利技术的SIP‑3封装的双路输出霍尔芯片能够在SIP‑3封装下实现双路信号输出。

A dual output Holzer chip for SIP-3 encapsulation

The invention provides a SIP_3 encapsulated dual output Hall chip, which comprises a first drive module, a second drive module, a first NMOS tube, a second NMOS tube, a first drop-down resistance and a second drop-down resistance; a first drive module for providing a first drive current; a second drive module for providing a second drive current; and a first NMOS tube for providing a second drive current. The drain of the tube is connected to the first signal output pin and the source is grounded; the drain of the second NMOS tube is connected to the second signal output pin and the source is grounded; one end of the first pull-down resistance is grounded and the other end is connected to the grid of the first NMOS tube; one end of the second pull-down resistance is grounded and the other end is connected to the gate of the second NMOS tube; The voltage at the first drop-down resistance and the voltage at the second drive current at the second drop-down resistance of a drive module simultaneously turn on only one of the first NMOS tube and the second NMOS tube. The SIP_3 encapsulated dual-output Hall chip of the invention can realize dual-channel signal output under the SIP_3 encapsulation.

【技术实现步骤摘要】
一种SIP-3封装的双路输出霍尔芯片
本专利技术涉及半导体芯片的
，特别是涉及一种SIP-3封装的双路输出霍尔芯片。
技术介绍
当一块通有电流的金属或半导体薄片垂直地放在磁场中时，薄片的两端就会产生电位差，这种现象被称为霍尔效应。霍尔芯片是一种基于霍尔效应的磁传感器，其在霍尔效应原理的基础上，利用集成封装和组装工艺制作而成，可方便的把磁输入信号转换成实际应用中的电信号，同时又具备工业场合实际应用易操作和可靠性的要求。具体地，霍尔开关输出为数字量，将许多非电、非磁的物理量，例如力、力矩、压力、应力、位置、位移、速度、加速度、角度、角速度、转数、转速以及工作状态发生变化的时间等，转变成电量来进行检测和控制。例如，将霍尔元件集成的开关按预定位置有规律地布置在物体上，当装在运动物体上的永磁体经过它时，可以从测量电路上获得脉冲信号。根据脉冲信号序列可以传感出该运动物体的位移。若测出单位时间内发出的脉冲数，则可以确定其运动速度。现有技术中，霍尔芯片包括图1所示的SIP-3封装的单路输出霍尔芯片和图2所示的SIP-4封装的双路输出霍尔芯片。SIP-3封装的单路输出霍尔芯片的三个引脚分别为电源正极引脚、电源负极引脚和信号输出引脚。SIP-4封装的双路输出霍尔芯片的四个引脚分别为电源正极引脚、电源负极引脚、第一信号输出引脚和第二信号输出引脚。SIP-3封装的单路输出霍尔芯片的宽度为4.1mm。当采用单个SIP-3封装的单路输出霍尔芯片控制两路输出信号时，不能实现冗余设计。若霍尔芯片发生损坏时，两路输出信号将同时出现故障，导致该结构的霍尔芯片的可靠性差。SIP-4封装的双路输出霍尔芯片的封装宽度为5.4mm。当采用SIP-4封装的双路输出霍尔芯片控制两路输出信号时，当其中一路输出信号失效时，能够根据两路输出信号的状态及时发现以作出相应措施，故该结构的霍尔芯片可靠性好。然而，SIP-4封装的双路输出霍尔芯片对结构空间、磁铁的设计方案和信号的一致性处理带来了不便。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种SIP-3封装的双路输出霍尔芯片，能够在SIP-3封装下实现双路信号输出，并克服霍尔芯片在结构空间、磁铁设计和信号的一致性处理方面的局限。为实现上述目的及其他相关目的，本专利技术提供一种SIP-3封装的双路输出霍尔芯片，包括第一驱动模块、第二驱动模块、第一NMOS管、第二NMOS管、第一下拉电阻和第二下拉电阻；所述第一驱动模块用于提供第一驱动电流，包括第一霍尔元件、同相比较放大器和第一电压电流转换器；所述同相比较放大器的第一输入端与电源正极引脚相连，第二输入端与所述第一霍尔元件相连，输出端与所述第一电压电流转换器的输入端相连，所述第一电压电流转换器的输出端与所述第一NMOS管的栅极相连；所述第二驱动模块用于提供第二驱动电流，包括第二霍尔元件、反向比较放大器和第二电压电流转换器；所述反相比较放大器的第一输入端与所述电源正极引脚相连，第二输入端与所述第二霍尔元件相连，输出端与所述第二电压电流转换器的输入端相连，所述第二电压电流转换器的输出端与所述第二NMOS管的栅极相连；所述同相比较放大器的第一输入端和所述反相比较放大器的第一输入端极性相同；所述第一NMOS管的漏极与第一信号输出引脚相连，源极接地；所述第二NMOS管的漏极与第二信号输出引脚相连，源极接地；所述第一下拉电阻的一端接地，另一端与所述第一NMOS管的栅极相连；所述第二下拉电阻的一端接地，另一端与所述第二NMOS管的栅极相连；所述第一驱动电流在所述第一下拉电阻处的电压和所述第二驱动电流在所述第二下拉电阻处的电压同时仅使所述第一NMOS管和所述第二NMOS管中的一个导通。于本专利技术一实施例中，所述第一NMOS管的导通电压和所述第二NMOS管的导通电压相同。于本专利技术一实施例中，所述同相比较放大器和所述反相比较放大器的放大增益相同。于本专利技术一实施例中，所述同相比较放大器的第一输入端和所述反相比较放大器的第一输入端均为正输入端。于本专利技术一实施例中，所述同相比较放大器的第一输入端和所述反相比较放大器的第一输入端均为负输入端。于本专利技术一实施例中，所述第一下拉电阻和所述第二下拉电阻的阻值相同。于本专利技术一实施例中，所述第一电压电流转换器和所述第二电压电流转换器的输出电流与输入电压的比值相同。于本专利技术一实施例中，所述SIP-3封装的双路输出霍尔芯片的宽度为4.1mm。于本专利技术一实施例中，当磁铁S极感应所述第一霍尔元件和所述第二霍尔元件时，所述第一信号输出引脚输出为低电平，所述第二信号输出引脚输出为高电平。于本专利技术一实施例中，当磁铁N极感应所述第一霍尔元件和所述第二霍尔元件时，所述第一信号输出引脚输出为高电平，所述第二信号输出引脚输出为低电平。如上所述，本专利技术的SIP-3封装的双路输出霍尔芯片，具有以下有益效果：(1)能够在SIP-3封装下实现双路信号输出；(2)克服了霍尔芯片在结构空间、磁铁设计和信号的一致性处理方面的局限。附图说明图1显示为现有技术中SIP-3封装的单路输出霍尔元件的结构示意图；图2显示为现有技术中SIP-4封装的双路输出霍尔芯片的结构示意图；图3显示为本专利技术的SIP-3封装的双路输出霍尔芯片的结构示意图；图4显示为本专利技术中第一驱动模块的一个优选实施例的结构示意图；图5显示为本专利技术中第二驱动模块的一个优选实施例的结构示意图。元件标号说明1第一驱动模块11第一霍尔元件12同相比较放大器13第一电压电流转换器2第二驱动模块21第二霍尔元件22反向比较放大器23第二电压电流转换器3第一下拉电阻4第二下拉电阻5第一NMOS管6第二NMOS管具体实施方式以下由特定的具体实施例说明本专利技术的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当亦视为本专利技术可实施的范畴。本专利技术的SIP-3封装的双路输出霍尔芯片能够在SIP-3封装下实现双路信号输出，同时克服了霍尔芯片在结构空间、磁铁设计和信号的一致性处理方面的局限。如图3所示，本专利技术的SIP-3封装的双路输出霍尔芯片包括三个输出引脚，分别为电源正极引脚、第一信号输出引脚和第二信号输出引脚。具体地，本专利技术的SIP-3封装的双路输出霍尔芯片包括第一驱动模块1、第二驱动模块2、第一NMOS管5、第二NMOS管6、第一下拉电阻3和第二下拉电阻4。第一驱动模块1用于提供第一驱动电流，如图4所示，包括第一霍尔元件11、同相比较放大器12和第一电压电流转换器13；同相比较放大器12的第一输入端与电源正极引脚相连，第二输入端与第一霍尔元件11相连，输出端与第一电压电流转换器13的输入端相连，第一本文档来自技高网...

【技术保护点】
1.一种SIP‑3封装的双路输出霍尔芯片，其特征在于：包括第一驱动模块、第二驱动模块、第一NMOS管、第二NMOS管、第一下拉电阻和第二下拉电阻；所述第一驱动模块用于提供第一驱动电流，包括第一霍尔元件、同相比较放大器和第一电压电流转换器；所述同相比较放大器的第一输入端与电源正极引脚相连，第二输入端与所述第一霍尔元件相连，输出端与所述第一电压电流转换器的输入端相连，所述第一电压电流转换器的输出端与所述第一NMOS管的栅极相连；所述第二驱动模块用于提供第二驱动电流，包括第二霍尔元件、反向比较放大器和第二电压电流转换器；所述反相比较放大器的第一输入端与所述电源正极引脚相连，第二输入端与所述第二霍尔元件相连，输出端与所述第二电压电流转换器的输入端相连，所述第二电压电流转换器的输出端与所述第二NMOS管的栅极相连；所述同相比较放大器的第一输入端和所述反相比较放大器的第一输入端极性相同；所述第一NMOS管的漏极与第一信号输出引脚相连，源极接地；所述第二NMOS管的漏极与第二信号输出引脚相连，源极接地；所述第一下拉电阻的一端接地，另一端与所述第一NMOS管的栅极相连；所述第二下拉电阻的一端接地，另一端与所述第二NMOS管的栅极相连；所述第一驱动电流在所述第一下拉电阻处的电压和所述第二驱动电流在所述第二下拉电阻处的电压同时仅使所述第一NMOS管和所述第二NMOS管中的一个导通。...

【技术特征摘要】
1.一种SIP-3封装的双路输出霍尔芯片，其特征在于：包括第一驱动模块、第二驱动模块、第一NMOS管、第二NMOS管、第一下拉电阻和第二下拉电阻；所述第一驱动模块用于提供第一驱动电流，包括第一霍尔元件、同相比较放大器和第一电压电流转换器；所述同相比较放大器的第一输入端与电源正极引脚相连，第二输入端与所述第一霍尔元件相连，输出端与所述第一电压电流转换器的输入端相连，所述第一电压电流转换器的输出端与所述第一NMOS管的栅极相连；所述第二驱动模块用于提供第二驱动电流，包括第二霍尔元件、反向比较放大器和第二电压电流转换器；所述反相比较放大器的第一输入端与所述电源正极引脚相连，第二输入端与所述第二霍尔元件相连，输出端与所述第二电压电流转换器的输入端相连，所述第二电压电流转换器的输出端与所述第二NMOS管的栅极相连；所述同相比较放大器的第一输入端和所述反相比较放大器的第一输入端极性相同；所述第一NMOS管的漏极与第一信号输出引脚相连，源极接地；所述第二NMOS管的漏极与第二信号输出引脚相连，源极接地；所述第一下拉电阻的一端接地，另一端与所述第一NMOS管的栅极相连；所述第二下拉电阻的一端接地，另一端与所述第二NMOS管的栅极相连；所述第一驱动电流在所述第一下拉电阻处的电压和所述第二驱动电流在所述第二下拉电阻处的电压同时仅使所述第一NMOS管和所述第二NMOS管中的一个导通。2.根据权利要求1所述的SIP-3封装的双路输出霍尔芯片，其特征在于：...

【专利技术属性】
技术研发人员：张周良，范忠良，蒋富根，
申请(专利权)人：上海森太克汽车电子有限公司，
类型：发明
国别省市：上海,31