优化的L型隧穿场效应晶体管及其制备方法技术

本发明专利技术公开了一种优化的L型隧穿场效应晶体管及其制备方法，主要解决现有器件开态电流低和双极效应严重的问题，其包括：SOI衬底(1)、隔离槽(2)、源区(3)、沟道区(4)、漏区(6)、栅极区(5)及导电层(7)；隔离槽(2)位于SOI衬底(1)的两侧；源区(3)、沟道区(4)和漏区(6)位于SOI衬底的上表面；栅极区(5)位于沟道区(4)的上侧；源区(3)采用锗半导体材料，栅极区(5)采用异质栅介质结构，且靠近源区一侧采用高K栅介质材料，靠近漏区一侧采用低K栅介质材料；漏区(6)与栅极区(5)的右边界设有间隔S。本发明专利技术能有效抑制双极效应，提高了驱动电流，可用于大规模集成电路的制作。

Optimized L type tunneling field effect transistor and its preparation method

The invention discloses an optimized L-type tunneling field effect transistor and a preparation method thereof, which mainly solves the problems of low open-state current and serious bipolar effect of existing devices, including: SOI substrate (1), isolation groove (2), source region (3), channel region (4), drain region (6), gate region (5) and conductive layer (7); isolation groove (2) located on SOI substrate (1). The source region (3), channel region (4) and drain region (6) are located on the upper surface of the SOI substrate; the gate region (5) is located on the upper side of the channel region (4); the source region (3) is made of germanium semiconductor; the gate region (5) is made of heterogenous gate dielectric; and the side near the source region is made of high K gate dielectric; the side near the drain region is made of low K gate dielectric; An interval S is arranged at the right edge of the grid area (5). The invention can effectively suppress the bipolar effect and improve the driving current, and can be used for the fabrication of large scale integrated circuits.

【技术实现步骤摘要】
优化的L型隧穿场效应晶体管及其制备方法
本专利技术属于半导体器件
，尤其涉及一种优化的L型隧穿场效应晶体管及其制备方法，可用于大规模集成电路的制作。
技术介绍
随着半导体集成技术的进步，集成电路技术遵循“Moore定律”的发展进入了纳米尺度。然而，来自短沟道效应，寄生效应以及量子隧穿等问题的挑战，使得常规的CMOS晶体管按比例缩小已变得越来越困难，难以满足集成电路持续发展的要求。隧穿场效应晶体管TFET是基于带带隧穿量子隧穿效应机理工作的，在室温下亚阈值摆幅可以突破传统MOSFET亚阈值极限值60mV/decade的限制。所以TFET器件具有快速的开关特性和较低的泄漏电流，可以有效地降低器件功耗，被认为是延续“Moore定律”的重要途径。但是，目前TFET器件面临开态电流比较小、亚阈值摆幅达不到理想值以及存在双极效应等问题，以致于严重限制了它在电路方面的广泛应用。为了改善TFET器件性能，科学工作者提出了一种L型TFET器件，这种结构一定程度提高了TFET器件的开态电流。但是相比MOSFET器件，硅基TFET器件依然面临驱动电流小，双极效应严重的问题，使其应用受到了限制。因此，提高其驱动电流并有效抑制双极效应成为硅基TFET亟待解决的问题。
技术实现思路
本专利技术的目的在于针对上述传统硅基TFET器件的不足，提出一种优化的L型隧穿场效应晶体管及制备方法，以在提高驱动电流的同时减小泄漏电流，有效抑制双极效应。为实现上述目的，本专利技术优化的L型隧穿场效应晶体管，包括：SOI衬底、隔离槽、源区、沟道区、漏区、栅区及导电层；隔离槽位于SOI衬底的两侧；源区、沟道区和漏区位于SOI衬底的上表面；栅区位于沟道区的上侧，其特征在于：所述源区，采用锗半导体材料；所述栅区，采用异质栅介质结构，且靠近源区一侧采用高K栅介质材料，靠近漏区一侧采用低K栅介质材料；所述漏区与栅区的右边界设有间隔S。为实现上述目的，本专利技术的制备优化的L型隧穿场效应晶体管的方法，包括以下步骤：1)依次制备包括底层硅、氧化物埋层和顶层硅的SOI衬底；2)在顶层硅的两侧刻蚀，形成浅沟槽隔离区，并进行氧化物淀积，形成隔离槽；3)在顶层硅表面刻蚀，形成源区凹槽，在300℃～600℃的条件下，外延淀积锗材料填充源区凹槽，同时在锗中通入硼掺杂气体对源区进行原位掺杂，形成P型源区；4)在顶层硅表面刻蚀，形成L型凹槽结构，外延淀积本征硅半导体层形成L型沟道层；5)在本征硅半导体层表面生长异质栅介质层，淀积多晶硅形成栅区；6)在顶层硅表面与栅区右边界间隔四分之一栅长或二分之一栅长或四分之三栅长处采用光刻工艺形成漏区图形，利用离子注入工艺在漏区注入剂量为3e14～9e15的砷离子，其注入能量为30～50keV，再退火激活杂质，形成掺杂浓度为1018cm-3～1020cm-3的N型漏区；7)在源区、漏区和栅区光刻引线窗口，淀积金属，光刻引线，形成源电极、漏电极和栅电极，最终完成优化的L型隧穿场效应晶体管的制备。本专利技术具有如下优点：第一，本专利技术的源区采用锗材料，由于锗材料有更小的有效质量和更窄的禁带宽度，从而缩短了载流子隧穿距离，有效提高了器件驱动电流，并降低了亚阈值摆幅；第二，本专利技术由于栅区采用异质栅介质结构，且漏区与栅区的右边界设有间隔S，从而增加了载流子反向隧穿势垒，使得器件处于反向工作状态时载流子隧穿几率变小，有效抑制了双极效应；第三，本专利技术的制作工艺简单易行，与现有半导体制造工艺兼容，能够以低成本实现。附图说明图1为本专利技术优化的L型隧穿场效应晶体管的器件结构示意图；图2为本专利技术制作优化的L型隧穿场效应晶体管器件流程示意图；图3为本专利技术实施例1的计算机辅助设计软件仿真特性曲线图；图4为本专利技术实施例2的计算机辅助设计软件仿真特性曲线图；图5为本专利技术实施例3的计算机辅助设计软件仿真特性曲线图。具体实施方式下面将结合附图，对本专利技术的实施例及效果进行详细描述：参照图1，本专利技术优化的L型隧穿场效应晶体管包括，SOI衬底1、隔离槽2、源区3、沟道区4、漏区6、栅区5及导电层7，其中，SOI结构的衬底1由初始硅片11、中间氧化物埋层12和Si外延层13构成，栅区5由高K栅介质层51、低K栅介质层52和多晶硅栅53构成，导电层7由源电极71、栅电极72和漏电极73构成；隔离槽2位于Si外延层13的两侧；源区3、沟道区4和漏区6位于Si外延层13的上表面；栅区5覆盖在沟道区4之上；导电层7的源电极71、栅电极72和漏电极73分别从源区3、栅区5和漏区6表面引出。具体地，源区3采用窄带隙的锗材料；栅区5采用异质栅介质结构，靠近源区一侧采用高K栅介质材料，靠近漏区一侧采用低K栅介质材料；漏区6与栅区5的右边界设有间隔S，该间隔设为四分之一栅长或二分之一栅长或四分之三栅长。参照图2，本专利技术给出如下三种实施例。实施例1，制作漏区与栅区右边界间隔四分之一栅长的隧穿场效应晶体管。步骤1，制作SOI衬底，如图2(a)。1a)在底层初始硅片上干氧氧化生成氧化物埋层；1b)通过外延生长工艺在氧化物埋层上生长顶层硅外延层，形成SOI衬底。步骤2，在顶层硅两侧刻蚀形成隔离槽，如图2(b)。2a)在SOI衬底顶层硅表面生长SiO2，形成第一SiO2层，再在该层表面生长第一Si3N4层，形成第一保护层；2b)使用光刻机，利用光刻工艺在第一保护层上形成浅沟槽隔离图形；2c)利用干法刻蚀工艺在浅沟槽隔离图形处刻蚀以形成浅沟槽隔离区，刻蚀深度为顶层硅厚度；2d)使用化学气相淀积设备，在600℃的温度条件下，通过化学气相淀积工艺淀积二氧化硅材料填充浅沟槽隔离区；2e)使用抛光机，对顶层硅表面机械抛光，去掉顶层硅表面多余的二氧化硅，使顶层硅表面平整，形成隔离槽。步骤3，在顶层硅表面形成掺杂浓度为1018cm-3的源区，如图2(c)。3a)在顶层硅表面生长SiO2，形成第二SiO2层，再在该层表面生长第二Si3N4层，形成第二保护层；3b)使用光刻机，利用光刻工艺在第二保护层上设定位置处形成源区图形；3c)利用干法刻蚀工艺在源区图形处刻蚀形成源区凹槽；3d)在源区凹槽内利用选择性外延生长工艺淀积锗材料，使其完全填充沟槽，同时通入硼掺杂气体对源区进行原位掺杂，其剂量为3e14，再退火实现掺杂元素的原位激活，形成掺杂浓度为1018cm-3的高掺杂P型源区。步骤4，在顶层硅表面形成L型本征硅沟道区，如图2(d)。4a)在顶层硅表面生长SiO2，形成第三SiO2层，在该层表面生长第三Si3N4层，形成第三保护层；4b)使用光刻机，利用光刻工艺在第三保护层上光刻形成凹槽区域图形；4c)利用干法刻蚀工艺在凹槽区域图形处刻蚀形成凹槽；4d)在凹槽内外延淀积本征硅材料形成L型本征硅沟道层。步骤5，制备异质栅介质结构的L型栅区，如图2(e)。5a)在L型本征硅沟道层表面外延淀积高K介质栅氧化层；5b)利用选择性刻蚀工艺刻蚀掉沟道层表面的横向高K介质栅氧化层；5c)使用化学气相淀积设备，在600℃的温度条件下，通过化学气相淀积工艺在沟道层表面淀积低K介质栅氧化层，成异质栅介质层；5d)在异质栅介质层表面外延淀积重掺杂的晶硅栅材料；5e)使用抛光机，对顶层硅表面进行机械抛光，以使表面平整且去除顶层硅表面的多晶硅和栅氧化层，再使用光本文档来自技高网...

【技术保护点】
1.一种优化的L型隧穿场效应晶体管，包括：SOI衬底(1)、隔离槽(2)、源区(3)、沟道区(4)、漏区(6)、栅区(5)及导电层(7)；隔离槽(2)位于SOI衬底(1)的两侧；源区(3)、沟道区(4)和漏区(6)位于SOI衬底的上表面；栅区(5)位于沟道区(4)的上侧，其特征在于：所述源区(3)，采用锗半导体材料；所述栅区(5)，采用异质栅介质结构，且靠近源区一侧采用高K栅介质材料，靠近漏区一侧采用低K栅介质材料；所述漏区(6)与栅区(5)的右边界设有间隔S。

【技术特征摘要】
1.一种优化的L型隧穿场效应晶体管，包括：SOI衬底(1)、隔离槽(2)、源区(3)、沟道区(4)、漏区(6)、栅区(5)及导电层(7)；隔离槽(2)位于SOI衬底(1)的两侧；源区(3)、沟道区(4)和漏区(6)位于SOI衬底的上表面；栅区(5)位于沟道区(4)的上侧，其特征在于：所述源区(3)，采用锗半导体材料；所述栅区(5)，采用异质栅介质结构，且靠近源区一侧采用高K栅介质材料，靠近漏区一侧采用低K栅介质材料；所述漏区(6)与栅区(5)的右边界设有间隔S。2.根据权利要求1所述的优化的L型隧穿场效应晶体管，其特征在于，所述高K栅介质材料，采用HfO2。3.根据权利要求1所述的优化的L型隧穿场效应晶体管，其特征在于，所述低K栅介质材料，采用SiO2。4.根据权利要求1所述的优化的L型隧穿场效应晶体管，其特征在于，所述漏区(6)与栅区(5)的右边界间隔S，设为四分之一栅长或二分之一栅长或四分之三栅长。5.一种优化的L型隧穿场效应晶体管的制备方法，其特征在于，包括以下步骤：1)依次制备包括底层硅、氧化物埋层和顶层硅的SOI衬底；2)在顶层硅的两侧刻蚀，形成浅沟槽隔离区，并进行氧化物淀积，形成隔离槽；3)在顶层硅表面刻蚀，形成源区凹槽，在300℃～600℃的条件下，外延淀积锗材料填充源区凹槽，同时在锗中通入硼掺杂气体对源区进行原位掺杂，形成P型源区；4)在顶层硅表面刻蚀，形成L型凹槽结构，外延淀积本征硅半导体层形成L型沟道层；5)在本征硅半导体层表面生长异质栅介质层，淀积多晶硅形成栅区；6)在顶层硅表面与栅区右边界间隔四分之一栅长或二分之一栅长或四分之三栅长处采用光刻工艺形成漏区图形，利用离子注入工艺在漏区注入剂量为3e14～9e15的砷离子，其注入能量为30～50keV，再退火激活杂质，形成掺杂浓度为1018～1020cm-3...

【专利技术属性】
技术研发人员：李聪，闫志蕊，庄奕琪，赵小龙，郭嘉敏，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61