阵列基板制造技术

一种阵列基板包含基板、遮光图案层、阵列以及多数遮蔽块。基板包含第一区与第二区，且第一区环绕于第二区。遮光图案层位于基板上。遮光图案层包含多数第一裸露区，且此些第一裸露区对应于基板的第一区。阵列位于基板的第二区。多数遮蔽块对应于此些第一裸露区设置以遮蔽此些第一裸露区。

Array substrate

An array substrate includes a substrate, a shading layer, an array and a plurality of shielding blocks. The substrate comprises first and second zones, and the first area is surrounded by the second area. The shading pattern layer is positioned on the substrate. The shading pattern layer comprises a plurality of first exposed areas, and the first bare areas correspond to the first area of the substrate. The array is located in the second area of the substrate. Most of the masking blocks correspond to these first bare areas to shield these first exposed areas.

【技术实现步骤摘要】
阵列基板
本专利技术是关于半导体基板制造技术，特别是一种阵列基板。
技术介绍
阵列基板多是通过俗称黑色矩阵(BlackMatrix)的遮光图案层来遮挡住无需用以显示的区块，以防止色材混色并且提升整体的显示对比度。一般而言，阵列基板中无需用以显示的区块多位于阵列基板的周边，因而可于阵列基板中划分出位于外围的非可视区以及位于内部的可视区。虽然，阵列基板的可视区内亦含有无需用以显示的区块，但其无需用以显示的区块的面积相较于非可视区的面积要小很多。
技术实现思路
在阵列基板的制造过程中，遮光图案层一般需经过旋转涂布、烘烤等步骤。然而，专利技术人发现阵列基板在经过烘烤工艺时，遮光图案层于非可视区处容易出现逸气(out-gas)现象，且此逸气现象会致使遮光图案层出现爆膜的情况，进而导致后续配置于其上的走线因此而断线或是具有不平整的瑕疵。有鉴于此，本专利技术的一实施例提出一种阵列基板。在一实施例中，一种阵列基板包含基板、遮光图案层、阵列以及多数遮蔽块。基板包含第一区与第二区，且第一区环绕于第二区。遮光图案层位于基板上。遮光图案层包含多数第一裸露区，且此些第一裸露区对应于基板的第一区。阵列位于基板的第二区。多数遮蔽块位于基板的第一区，且此些遮蔽块对应于多数第一裸露区设置以遮蔽此些第一裸露区。其中，此些遮蔽块的材质包含金属。综上所述，本专利技术的一实施例的阵列基板，通过遮光图案层中多个第一裸露区的配置来缩减遮光图案层于基板的第一区中所占的面积，以降低逸气现象的发生，并且藉由对应于此些第一裸露区设置的遮蔽块来遮挡住此些第一裸露区，以避免漏光。以下在实施方式中详细叙述本专利技术的详细特征及优点，其内容足以使任何本领域技术人员了解本专利技术的
技术实现思路
并据以实施，且根据本说明书所揭露的内容、申请专利范围及图式，任何本领域技术人员可轻易地理解本专利技术相关的目的及优点。附图说明图1为阵列基板的一实施例的俯视示意图。图2为图1中遮蔽块为走线时的一实施例的局部放大示意图。图3为图2中沿AA剖线的一实施例的剖面示意图。图4为图1中遮蔽块为走线时的另一实施例的局部放大示意图。图5为图4中沿BB剖线的一实施例的剖面示意图。图6为图1中遮蔽块为虚设块的一实施例的局部放大示意图。图7为图1中遮蔽块为虚设块的另一实施例的局部放大示意图。图8为图1中遮蔽块为虚设块的又一实施例的局部放大示意图。图9为图8中沿CC剖线的一实施例的剖面示意图。图10为图8中沿CC剖线的另一实施例的剖面示意图。其中，附图标记：100阵列基板110基板110A第一区110B第二区120遮光图案层121第一裸露区122第二裸露区130阵列131驱动电极132感测电极141遮蔽块141a走线141b虚设物151透明导电膜160缓冲层M界线X1水平距离X2水平距离X3水平距离具体实施方式图1为阵列基板的一实施例的俯视示意图，图2为图1中遮蔽块为走线时的一实施例的局部放大示意图，图3为图2中沿AA剖线的一实施例的剖面示意图，图4为图1中遮蔽块为走线时的另一实施例的局部放大示意图，且图5为图4中沿BB剖线的一实施例的剖面示意图。请参阅图1至图5，阵列基板100包含基板110、遮光图案层120、阵列130以及多数遮蔽块141。基板110可根据界线M划分成至少二个区域(以下分别称之为第一区110A与第二区110B)。于此，是以在界线M的外部区域为基板110的第一区110A，且以在界线M的内部区域为基板110的第二区110B。换言之，基板110的第一区110A是位于第二区110B的外侧，并且可将第二区110B环绕于其中。在一些实施例中，基板110可为玻璃基板、石英基板、蓝宝石基板或其他合适的硬质基板或可挠式基板等，但本专利技术并非仅限于此。请同时参考图2及图3，遮光图案层120位于基板110上。遮光图案层120包含多个第一裸露区121，且此些第一裸露区121是对应于基板110的第一区110A配置，以裸露出基板110的第一区110A中的部分区域。换言之，此些第一裸露区121对应于遮光图案层120的开口。阵列130对应于基板110的第二区110B设置而位于基板110之上。多数遮蔽块141位于基板110的第一区110A的上方，并且各个遮蔽块141是对应于遮光图案层120的第一裸露区121设置，以遮挡住基板110的第一区110A中经由此些第一裸露区121所裸露出的部分区域。遮蔽块141的材质可不同于遮光图案层120的材质，并且遮蔽块141的材质举例系包含金属。在第一实施例中，此些遮蔽块141可为多数走线141a。在本实施例中，遮光图案层120的第一裸露区121的开口形状可大致上对应于走线141a的形状，且各走线141a分别对应于第一裸露区121设置以遮挡住此些第一裸露区121。各走线141a实质上可遮蔽遮光图案层120的第一裸露区121的态样均为本专利技术所涵盖的范围。第一裸露区121的形状举例系包含矩形、圆形、椭圆形、六角形等等。需注意的是，于此虽是以包含矩形的走线141a为例来说明，但此并非用以限定本专利技术，走线141a的形状也可为波浪形、锯齿型或其他任何合适的形状。在一些实施例中，此些走线141a可电性连接至位于基板110的第二区110B上的阵列130，并且此些走线141a可用以作为阵列130与外部电路及/或外部接脚之间进行信号传递的连接线路。在一些实施例中，阵列130可为触控阵列、像素阵列或前述的组合。举例而言，在一实施例中，当阵列130为触控阵列时，走线141a可为耦接至触控阵列的驱动电极131的驱动信号线，或者为耦接至触控阵列的感测电极132的感测信号线，或者为前述的组合，如图1所示。而在另一实施例中，当阵列130为像素阵列时，走线141a可为耦接至像素阵列中的主动元件的栅极信号线、漏极信号线，或者为耦接至像素阵列中的共享电极的共享信号线。在一些实施例中，各遮蔽块141可为具有等线宽的走线141a，并且遮光图案层120的各第一裸露区121可对应于走线141a而具有等宽度的开口，但本专利技术并非仅限于此。在另一些实施例中，各遮蔽块141可为因应阻抗问题而具有非等线宽的走线141a(即同一条走线141a上会有某个部分的线宽和另个部份的线宽不同)，并且遮光图案层120的各第一裸露区121可对应于走线141a而具有非等宽度的开口。在一些实施例中，走线141a的线宽可至少大于或等于4微米(μm)，以降低目视金属反射的问题。图6为图1中遮蔽块为虚设块的一实施例的局部放大示意图，且图7为图1中遮蔽块为虚设块的另一实施例的局部放大示意图。请参阅图1至图7，此些遮蔽块141可为额外设计于基板110的第一区110A上的虚设(dummy)物141b。在一些实施例中，此些虚设物141b可对应于第一区110A中非用以设置走线141a的区域进行设置。在本实施例中，遮光图案层120的第一裸露区121的开口形状可大致上对应于虚设物141b的形状，且各虚设物141b分别对应于第一裸露区121设置以遮挡住此些第一裸露区121。举例而言，虚设物141b呈矩形时，位于其下的第一裸露区121的开口可同样地呈现矩形。但本专利技术并非以为限，在一些实施态样中，只要多数虚设物141b可将遮光图案层120的第一裸露区121遮蔽于其下方时，遮光图案层120的第一裸露区1本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包含：一基板，包含一第一区与一第二区，该第一区环绕该第二区；一遮光图案层，位于该基板上，其中该遮光图案层包含多数第一裸露区，且该些多数第一裸露区对应于该第一区；一阵列，位于该第二区；及多数遮蔽块，位于该第一区，且该些遮蔽块对应于该些第一裸露区设置以遮蔽该些第一裸露区，其中该些遮蔽块的材质包含金属。

【技术特征摘要】
2018.01.04 TW 1071003881.一种阵列基板，其特征在于，包含：一基板，包含一第一区与一第二区，该第一区环绕该第二区；一遮光图案层，位于该基板上，其中该遮光图案层包含多数第一裸露区，且该些多数第一裸露区对应于该第一区；一阵列，位于该第二区；及多数遮蔽块，位于该第一区，且该些遮蔽块对应于该些第一裸露区设置以遮蔽该些第一裸露区，其中该些遮蔽块的材质包含金属。2.根据权利要求1所述的阵列基板，其特征在于，该些遮蔽块为多数走线，该些走线电性连接至该阵列，且该些第一裸露区的形状对应于该些走线的形状。3.根据权利要求1所述的阵列基板，其特征在于，该些遮蔽块系电性连接至一定电位或为浮置。4.根据权利要求1所述的阵列基板，其特征在于，该遮光图案层更包含多数第二裸露区位于该第二区，且该些第一裸露区中的至少一个的大小相等于该些第二裸露区中...

【专利技术属性】
技术研发人员：邱孝豪，简钰峰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71