一种GaN HEMT器件及制备方法技术

本发明专利技术涉及半导体器件技术领域，公开了一种GaN HEMT器件及制备方法，包括衬底，衬底上表面由下至上依次设有GaN外延层和栅介质层，还包括贯穿栅介质层与GaN外延层接触的栅极、源电极和漏电极；栅介质层包括不同性质的第一栅介质层和第二栅介质层；第一栅介质层上开设有第一栅槽，第二栅介质层上开设有第二栅槽，第一栅槽与第二栅槽位置对应；栅极包括填充满第一栅槽和第二栅槽的栅金属，以及设置于第二介质层上表面的栅帽；源电极和漏电极位于栅极两侧。本发明专利技术通过在两种不同性质的栅介质层对应位置上开设侧壁陡直的双凹槽结构栅槽，有效降低栅寄生电容，提高器件频率特性。

A GaN HEMT device and its preparation method

The invention relates to the technical field of semiconductor devices, and discloses a GaN HEMT device and a preparation method thereof, including a substrate, a GaN epitaxial layer and a gate dielectric layer successively arranged on the upper surface of the substrate from bottom to top, and a gate, a source electrode and a drain electrode penetrating the contact between the gate dielectric layer and the GaN epitaxial layer; and a gate dielectric layer comprising different properties. A gate dielectric layer and a second gate dielectric layer are provided; a first gate dielectric layer is provided with a first gate slot, and a second gate slot is provided on the second gate dielectric layer, and the first gate slot corresponds to the position of the second gate slot; a grid electrode includes a gate metal filled with the first and second gate slots, and a gate cap arranged on the upper surface of the second dielectric layer; a source electrode and a second gate slot. The leakage pole is located on both sides of the grid. The invention effectively reduces the parasitic capacitance of the gate and improves the frequency characteristics of the device by opening a double groove structure gate groove with steep side wall at the corresponding positions of two different gate dielectric layers.

【技术实现步骤摘要】
一种GaNHEMT器件及制备方法
本专利技术涉及半导体器件
，特别是涉及一种GaNHEMT器件及制备方法。
技术介绍
目前，由于GaNHEMT(HighElectronMobilityTransistor高电子迁移率晶体管)器件具备优异的功率及频率特性，高击穿和低噪声特性，广泛应用于移动通信、雷达等领域。为提高GaNHEMT器件的频率特性，不仅需要缩短栅极的长度，还需要减小器件的寄生参数，例如：寄生电容、寄生电感、寄生电阻等。降低材料方阻、缩短源电极与漏电极间距是减小寄生电阻的主要方式。当源电极与漏电极间距减小时，栅极的套刻成为影响器件频率特性的关键，栅极套刻偏差和工艺波动将导致寄生参数变化，直接影响器件的频率特性。
技术实现思路
本专利技术实施例的目的在于提供一种GaNHEMT器件及制备方法，旨在解决GaNHEMT器件源电极和漏电极间距减小时，栅极套刻工艺波动导致寄生参数变化，从而影响器件频率特性的问题，其利用在栅介质层制备的双凹槽结构栅槽，避免栅极套刻工艺波动导致的寄生参数变化，从而降低工艺难度，提高工艺稳定性和器件的频率特性。为解决上述技术问题，本专利技术实施例的第一方面提供了一种GaNHEMT器件，包括衬底，所述衬底的上表面由下至上依次设有GaN外延层和栅介质层，还包括栅极、源电极和漏电极；所述栅极、源电极和漏电极贯穿所述栅介质层与所述GaN外延层接触；所述栅介质层包括不同性质的第一栅介质层和第二栅介质层；所述第一栅介质层上开设有贯穿所述第一栅介质层的第一栅槽，第二栅介质层上开设有贯穿所述第二栅介质层的第二栅槽；其中，所述第一栅槽与第二栅槽位置对应；所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，以及设置于所述第二介质层上表面且覆盖所述第二栅槽的栅帽；所述源电极和漏电极位于所述栅极两侧。可选的，所述第一栅介质层厚度为100nm-200nm；所述第二栅介质层厚度为50nm-100nm。可选的，所述栅极长度为0.15μm-0.5μm。本专利技术实施例第二方面提供了一种GaNHEMT器件的制备方法，包括：选取半导体材料作为衬底，在所述衬底上表面形成GaN外延层；在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层；在所述第二栅介质层上表面有源区以外区域采用离子注入工艺进行隔离；其中，所述有源区包括源电极区、漏电极区和栅极区；在所述第二栅介质层栅极区形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽；其中，所述第一栅槽与第二栅槽位置对应；通过真空蒸发工艺在所述栅极区形成栅极；其中，所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，和在所述第二栅介质层上表面覆盖所述第二栅槽的栅帽；在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极。可选的，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层，包括：在所述GaN外延层上表面通过高密度等离子体化学气相沉积工艺制备厚度为100nm-200nm的第一栅介质层；在所述第一栅介质层上表面通过等离子体增强化学气相沉积工艺制备厚度为50nm-100nm的第二栅介质层。可选的，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层，包括：在所述GaN外延层上表面通过等离子体增强化学气相沉积工艺制备厚度为100nm-200nm的第一栅介质层；调整等离子体增强化学气相沉积工艺参数，包括射频功率、硅氮比或气流量压力中的一个或多个参数的组合；在所述第一栅介质层上表面通过等离子体增强化学气相沉积工艺制备厚度为50nm-100nm的第二栅介质层。可选的，在所述第二栅介质层栅极区形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽，包括：通过光刻工艺在所述第二栅介质层上表面覆盖第一光刻胶层，并通过曝光、显影在所述第一光刻胶层得到与所述栅极区位置对应的栅槽区域；通过电感耦合等离子体工艺依次刻蚀所述第二栅介质层和第一栅介质层，得到贯穿第二栅介质层的第二栅槽和贯穿第一栅介质层的第一栅槽；其中，第二栅介质层刻蚀速率与第一栅介质层刻蚀速率的刻蚀速率比大于2:1；去除所述第一光刻胶层。可选的，所述第一栅介质层刻蚀速率为50nm/min-80nm/min；所述第二栅介质层刻蚀速率为100nm/min-160nm/min。可选的，所述第一栅介质层和第二栅介质层与光刻胶刻蚀选择比大于3:1。可选的，在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极，包括：通过光刻工艺在所述第二栅介质层上表面覆盖第二光刻胶层，并通过刻蚀工艺在所述栅极两侧的源电极区和漏电极区形成源电极窗口和漏电极窗口；通过真空蒸发工艺在所述源电极窗口和漏电极窗口形成源电极和漏电极；剥离源漏电极以外的金属，去除所述第二光刻胶层。采用上述技术方案所产生的有益效果在于：(1)本专利技术实施例的一种GaNHEMT器件，通过在两种不同性质的栅介质层对应位置上开设的双凹槽结构栅槽，有效降低栅寄生电容，提高器件频率特性；(2)本专利技术实施例的制备方法操作简单，通过调节刻蚀工艺对两种不同性质的栅介质层刻蚀速率比和光刻胶刻蚀选择比，获得双凹槽结构栅槽，避免栅极套刻工艺波动导致的寄生参数变化，从而降低工艺难度和成本，提高工艺稳定性。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例一提供的GaNHEMT器件的结构剖视图；图2是本专利技术实施例二提供的GaNHEMT器件的制备方法的流程结构剖视图；图3是本专利技术实施例二提供的GaNHEMT器件制备方法的实现流程示意图图；图中：101、衬底，102、GaN外延层，103、第一栅介质层，104、第二栅介质层，105、栅极，106、源电极，107、漏电极，108、第一栅槽，109、第二栅槽。具体实施方式下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。实施例一本实施例中的GaNHEMT器件，包括衬底，所述衬底的上表面由下至上依次设有GaN外延层和栅介质层，还包括栅极、源电极和漏电极；所述栅极、源电极和漏电极贯穿所述栅介质层与所述GaN外延层接触；所述栅介质层包括不同性质的第一栅介质层和第二栅介质层；所述第一栅介质层上开设有贯穿所述第一栅介质层的第一栅槽，第二栅介质层上开设有贯穿所述第二栅介质层的第二栅槽；其中，所述第一栅槽与第二栅槽位置对应；所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，以及设置于所述第二介质层上表面且覆盖所本文档来自技高网...

【技术保护点】
1.一种GaN HEMT器件，其特征在于，包括衬底，所述衬底的上表面由下至上依次设有GaN外延层和栅介质层，还包括栅极、源电极和漏电极；所述栅极、源电极和漏电极贯穿所述栅介质层与所述GaN外延层接触；所述栅介质层包括不同性质的第一栅介质层和第二栅介质层；所述第一栅介质层上开设有贯穿所述第一栅介质层的第一栅槽，第二栅介质层上开设有贯穿所述第二栅介质层的第二栅槽；其中，所述第一栅槽与第二栅槽位置对应；所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，以及设置于所述第二介质层上表面且覆盖所述第二栅槽的栅帽；所述源电极和漏电极位于所述栅极两侧。

【技术特征摘要】
1.一种GaNHEMT器件，其特征在于，包括衬底，所述衬底的上表面由下至上依次设有GaN外延层和栅介质层，还包括栅极、源电极和漏电极；所述栅极、源电极和漏电极贯穿所述栅介质层与所述GaN外延层接触；所述栅介质层包括不同性质的第一栅介质层和第二栅介质层；所述第一栅介质层上开设有贯穿所述第一栅介质层的第一栅槽，第二栅介质层上开设有贯穿所述第二栅介质层的第二栅槽；其中，所述第一栅槽与第二栅槽位置对应；所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，以及设置于所述第二介质层上表面且覆盖所述第二栅槽的栅帽；所述源电极和漏电极位于所述栅极两侧。2.根据权利要求1所述的GaNHEMT器件，其特征在于，所述第一栅介质层厚度为100nm-200nm；所述第二栅介质层厚度为50nm-100nm。3.根据权利要求1或2所述的GaNHEMT器件，其特征在于，所述栅极长度为0.15μm-0.5μm。4.一种GaNHEMT器件的制备方法，其特征在于，包括步骤：选取半导体材料作为衬底，在所述衬底上表面形成GaN外延层；在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层；在所述第二栅介质层上表面有源区以外区域采用离子注入工艺进行隔离；其中，所述有源区包括源电极区、漏电极区和栅极区；在所述第二栅介质层栅极区形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽；其中，所述第一栅槽与第二栅槽位置对应；通过真空蒸发工艺在所述栅极区形成栅极；其中，所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，和在所述第二栅介质层上表面覆盖所述第二栅槽的栅帽；在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极。5.根据权利要求4所述的GaNHEMT器件制备方法，其特征在于，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层，包括：在所述GaN外延层上表面通过高密度等离子体化学气相沉积工艺制备厚度为100nm-200nm的第一栅介质层；在所述第一栅介质层上表面通过等离子...

【专利技术属性】
技术研发人员：张力江，高渊，高昶，王国清，宋洁晶，付兴昌，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：河北,13