一种并机过载保护延迟电路制造技术

本实用新型专利技术涉及显示屏电路技术领域，尤其是指一种并机过载保护延迟电路，运算放大器U203B的第一脚串联电阻R273后连接于三极管Q103的发射极，运算放大器U203B的第三脚串联电阻R268后连接于第一REF端，三极管Q103的发射极串联电阻R276后连接于运算放大器U203A的第三脚，三极管Q103的发射极与三极管Q103的集电极依序并联有电阻R278和电容C229，电阻R276位于三极管Q103的发射极与电阻R278之间，三极管Q103的基极串联电阻R201后连接于P6端，整体电路方案有效防止电源提前保护或误动作所带来的整机不开机情况，提高产品可靠性和实用性。

An overload protection delay circuit

The utility model relates to the field of display circuit technology, in particular to a type of parallel overload protection delay circuit. The first series resistance R273 of the operational amplifier U203B is connected to the emitter of the triode Q103, and the third leg series resistance R268 of the operational amplifier U203B is connected to the first REF end, and the tri pole tube Q103 launches the pole series electricity. After blocking R276, it is connected to the third foot of the operational amplifier U203A. The emitter of the triode Q103 is parallel to the collector of the transistor Q103 in parallel with the resistance R278 and the capacitance C229, the resistance R276 is between the emitter of the triode Q103 and the resistance R278, and the base series resistance of the triode Q103 is connected to the P6 end after the base series resistance of the triode Q103. The overall circuit scheme is effectively prevented. The power supply protection or malfunction caused by the whole machine does not turn on the machine, improve product reliability and practicality.

【技术实现步骤摘要】
一种并机过载保护延迟电路
本技术涉及显示屏电路
，尤其是指一种并机过载保护延迟电路。
技术介绍
户外大功率显示屏（小间距显示屏），供电部分是由N个电源并联供电，因为开机瞬间整机负载功率大，容易造成其中一些电源提前过载保护，造成整机出现部分黑屏现象，具体的在大功率显示屏领域中，为了输出比较大的功率，特别是为了输出大负载电流，采用并联使用是最简易和最有效的方法。但是在产品批量化时，由于输出反馈基准和反馈系数存在一定的差异性，从而使批量化的电源输出电压均会存在一定的差异。于是当N+1并联使用时，每个电源输出电压的差异将会导致每台电源所带的输出负载电流有较大的差异，这种状态将会导致各个电源所带的负载电流不平衡，从而达不到高可靠性和高稳定的要求。
技术实现思路
本技术要解决的技术问题是提供一种防止电源提前保护或误动作所带来的整机不开机情况，提高产品可靠性的并机过载保护延迟电路。为了解决上述技术问题，本技术采用如下技术方案：一种并机过载保护延迟电路，包括运算放大器U203B、三极管Q103、运算放大器U203A和二级管组D208，所述运算放大器U203B的第一脚串联电阻R273后连接于三极管Q103的发射极，运算放大器U203B的第二脚串联电阻R270后连接于电源，运算放大器U203B的第三脚串联电阻R268后连接于第一REF端，所述三极管Q103的发射极串联电阻R276后连接于运算放大器U203A的第三脚，三极管Q103的发射极与三极管Q103的集电极依序并联有电阻R278和电容C229，电阻R276位于三极管Q103的发射极与电阻R278之间，三极管Q103的基极串联电阻R201后连接于P6端，三极管Q103的集电极串联电容C232后连接于二极管组D208的第二脚，所述运算放大器U203A的第一脚连接于二极管组D208的第三脚，所述二极管组D208的第一脚串联电阻R286后连接于P10端。优选的，所述运算放大器U203B的第一脚依序串联有二极管组D216和电阻R269，电阻R269的另一端连接于第一REF端与电阻R268之间，所述运算放大器U203B的第三脚串联电容C226后连接于三极管Q103的集电极，电容C226并联有电阻R266，三极管Q103的集电极与三极管Q103的基极并联有电阻R201。优选的，所述运算放大器U203A的第二脚串联电阻R280后连接第二REF端，运算放大器U203A的第二脚串联电阻R279后连接于三极管Q103的集电极，运算放大器U203A的电源正极接12V电源，运算放大器U203A的电源负极接地，运算放大器U203A的电源负极和运算放大器U203A的第二脚并联有电容C230，运算放大器U203A的电源正极串联有电容C231，电容C231的另一端连接于电容C232与运算放大器U203A的电源负极之间。优选的，所述运算放大器U203A的第三脚与二极管组D208的第三脚并联有电阻R281和二极管组D206。本技术的有益效果在于：提供了一种并机过载保护延迟电路，当电流采样信号经放大电路、电流环进入限流模式，那么电流环控制输出端P6输出高电平，三极管Q103载止；同时输出电压的电源端（即V1端）低于U203B的第二脚基准电压，从而导致U203B翻转，U203B的第一脚输出高电位，通过电阻R273、R276、R278和电容C229组成的延时电路延时后，送至U203A比较（此处短路保护可以设定是自锁和自恢复两种模式,主要取决于电阻R281的阻值，可满足不同客户需求），比较后的信号再经D208和R286后进入P10端，P10端的另一边连接有光耦元器件，该光耦元器件反馈到原边的控制芯片，从而关闭输出保护电源。附图说明图1为本技术的电路原理框图。图2为图1中A部分的局部放大电路原理框图。图3为图1中B部分的局部放大电路原理框图。图4为图1中C部分的局部放大电路原理框图。具体实施方式为了便于本领域技术人员的理解，下面结合实施例对本技术作进一步的说明，实施方式提及的内容并非对本技术的限定。如图1至图4所示，一种并机过载保护延迟电路，包括运算放大器U203B、三极管Q103、运算放大器U203A和二级管组D208，所述运算放大器U203B的第一脚串联电阻R273后连接于三极管Q103的发射极，运算放大器U203B的第二脚串联电阻R270后连接于电源，运算放大器U203B的第三脚串联电阻R268后连接于第一REF端，所述三极管Q103的发射极串联电阻R276后连接于运算放大器U203A的第三脚，三极管Q103的发射极与三极管Q103的集电极依序并联有电阻R278和电容C229，电阻R276位于三极管Q103的发射极与电阻R278之间，三极管Q103的基极串联电阻R201后连接于P6端，三极管Q103的集电极串联电容C232后连接于二极管组D208的第二脚，所述运算放大器U203A的第一脚连接于二极管组D208的第三脚，所述二极管组D208的第一脚串联电阻R286后连接于P10端。本实施例的并机过载保护延迟电路，当电流采样信号经放大电路、电流环进入限流模式，那么电流环控制输出端P6输出高电平，三极管Q103载止；同时输出电压的电源端（即V1端）低于U203B的第二脚基准电压，从而导致U203B翻转，U203B的第一脚输出高电位，通过电阻R273、R276、R278和电容C229组成的延时电路延时后，送至U203A比较（此处短路保护可以设定是自锁和自恢复两种模式,主要取决于电阻R281的阻值，可满足不同客户需求），比较后的信号再经D208和R286后进入P10端，P10端的另一边连接有光耦元器件，该光耦元器件反馈到原边的控制芯片，从而关闭输出保护电源。本实施例中，所述运算放大器U203B的第一脚依序串联有二极管组D216和电阻R269，电阻R269的另一端连接于第一REF端与电阻R268之间，所述运算放大器U203B的第三脚串联电容C226后连接于三极管Q103的集电极，电容C226并联有电阻R266，三极管Q103的集电极与三极管Q103的基极并联有电阻R201。本实施例中，所述运算放大器U203A的第二脚串联电阻R280后连接第二REF端，运算放大器U203A的第二脚串联电阻R279后连接于三极管Q103的集电极，运算放大器U203A的电源正极接12V电源，运算放大器U203A的电源负极接地，运算放大器U203A的电源负极和运算放大器U203A的第二脚并联有电容C230，运算放大器U203A的电源正极串联有电容C231，电容C231的另一端连接于电容C232与运算放大器U203A的电源负极之间。本实施例中，所述运算放大器U203A的第三脚与二极管组D208的第三脚并联有电阻R281和二极管组D206。本实施例中，要想使电源进入保护状态，必须满足以下三个条件：1、电源必须进入恒流模式，否则Q103导通；2、电源的输出参考电压V1必须小于基准电压；3、进入限流模式的时间到小于基准电压的时间必须大于由电阻R273、R276、R278和电容C229组成的延时电路所延时的时间。在本技术的描述中，需要说明的是，对于方位词，如有术语“中心”，“横向(X)”、“纵向(Y)”、本文档来自技高网...

【技术保护点】
1.一种并机过载保护延迟电路，包括运算放大器U203B、三极管Q103、运算放大器U203A和二级管组D208，其特征在于：所述运算放大器U203B的第一脚串联电阻R273后连接于三极管Q103的发射极，运算放大器U203B的第二脚串联电阻R270后连接于电源，运算放大器U203B的第三脚串联电阻R268后连接于第一REF端，所述三极管Q103的发射极串联电阻R276后连接于运算放大器U203A的第三脚，三极管Q103的发射极与三极管Q103的集电极依序并联有电阻R278和电容C229，电阻R276位于三极管Q103的发射极与电阻R278之间，三极管Q103的基极串联电阻R201后连接于P6端，三极管Q103的集电极串联电容C232后连接于二极管组D208的第二脚，所述运算放大器U203A的第一脚连接于二极管组D208的第三脚，所述二极管组D208的第一脚串联电阻R286后连接于P10端。

【技术特征摘要】
1.一种并机过载保护延迟电路，包括运算放大器U203B、三极管Q103、运算放大器U203A和二级管组D208，其特征在于：所述运算放大器U203B的第一脚串联电阻R273后连接于三极管Q103的发射极，运算放大器U203B的第二脚串联电阻R270后连接于电源，运算放大器U203B的第三脚串联电阻R268后连接于第一REF端，所述三极管Q103的发射极串联电阻R276后连接于运算放大器U203A的第三脚，三极管Q103的发射极与三极管Q103的集电极依序并联有电阻R278和电容C229，电阻R276位于三极管Q103的发射极与电阻R278之间，三极管Q103的基极串联电阻R201后连接于P6端，三极管Q103的集电极串联电容C232后连接于二极管组D208的第二脚，所述运算放大器U203A的第一脚连接于二极管组D208的第三脚，所述二极管组D208的第一脚串联电阻R286后连接于P10端。2.根据权利要求1所述的并机过载保护延迟电路，其特征在于：所述运算放大器U203B的第一脚依序串联有二极...

【专利技术属性】
技术研发人员：张克旺，夏银华，
申请(专利权)人：东莞市奥源电子科技有限公司，
类型：新型
国别省市：广东,44