在自刷新模式期间附加刷新操作的执行制造技术

实施例通常涉及在自刷新模式期间附加刷新操作的执行。存储器设备的实施例包括：一个或多个存储体；模式寄存器组，该模式寄存器组包括第一组模式寄存器位；以及用来为存储器设备提供控制操作的控制逻辑，所述操作包括在刷新信用模式下针对一个或多个存储体的操作。该控制逻辑用来响应于自刷新命令的接收来执行一个或多个额外刷新周期，该自刷新命令用来提供当前刷新状态信息，并且用来在执行一个或多个额外刷新周期之后关于经修改的刷新状态在第一组模式寄存器位中存储信息。

【技术实现步骤摘要】
【国外来华专利技术】在自刷新模式期间附加刷新操作的执行
本文中描述的实施例通常涉及计算机存储器的领域，并且更特别地涉及在自刷新模式期间附加刷新操作的执行。相关申请本申请要求保护2015年12月9日提交的美国临时专利申请No.62/265,054的35USC119(e)下的权益，该申请通过引用就像完全陈述一样被合并于此。
技术介绍
动态随机存取存储器（DRAM）需要存储器内容的定期刷新以防止数据丢失。在存储器设备的操作中，需要特定刷新周期以便维持存储器，但进一步维持符合存储器标准。可以授权系统拉入（pullin）（预先发出）或延迟一定数目的刷新命令。除了所需要的刷新命令之外，存储器设备可以在自刷新模式下执行自刷新周期。然而，在操作中，有时需要存储器控制器推迟进入自刷新模式以便赶上（catchupon）所需要的刷新。该操作可能在完成刷新周期并且然后进入自刷新模式中需要系统的显著功率消耗。附图说明在附图的图中以示例的方式并且不以限制的方式来图示这里描述的实施例，在附图中相似的参考数字指的是类似的元件。图1是根据一个实施例的用来执行刷新信用操作（refreshcreditoperation）的存储器控制器和存储器设备的图示；图2是根据一个实施例的针对自刷新模式的命令的图示；图3是根据一个实施例的模式寄存器的图示；图4是根据一个实施例的用来图示针对存储器控制器的刷新操作的流程图；图5是根据一个实施例的用来图示针对DRAM设备的刷新操作的流程图；以及图6是根据一个实施例的包括提供刷新信用模式的存储器的装置或系统的图示。具体实施方式本文中描述的实施例通常涉及在自刷新模式期间附加刷新操作的执行。为了该描述的目的，下面的定义适用：“动态随机存取存储器”或“DRAM”可以包括用于将数据位存储在计算设备中的物理随机存取存储器（RAM）的类型，其中每个数据位都被存储在包括电容器的存储器元件中，该电容器必须被刷新（重新供能）以避免丢失DRAM的内容。DRAM可以包括、但不限于包含在模块（诸如DIMM（双列直插式存储器模块（DualIn-LineMemoryModules）））中的存储器。DRAM可以包括DDR（双数据速率（DoubleDataRate））技术，在这种情况下DDRSDRAM（同步DRAM）被组织、被按行组织，这被称为存储页面（其通常可以在这里被称为页面）。（参见JEDEC（联合电子设备工程委员会（JointElectronicDevicesEngineeringCouncil））DDRSDRAM规范，针对DDR3的JESD79-3C、针对DDR4的JESD79-4和针对LPDDR3（低功率DDR（LowPowerDDR））的JESD209-3）。此外，将存储页面划分成被称为记忆体（bank）的区段，其中每个记忆体都具有与其相关联的寄存器。“移动电子设备”或“移动设备”可以包括智能电话、智能手表、平板计算机、笔记本或膝上型计算机、手持式计算机、移动互联网设备、穿戴式技术、或包括处理能力的其他移动电子设备。将刷新（REF）命令定期发出给DRAM，并且一般每个tREFI（刷新间隔时间）提供刷新命令。然而，为了允许在任务之间切换和调度方面提高的效率，可能允许绝对刷新间隔中的某一灵活性。在具体示例中，可以在DRAM的操作期间使特定最大数（maximum）（诸如8个）刷新命令延迟，从而指示在任何时间点都不应使多于总共8个刷新命令延迟。在按行使最大数目（8个）刷新命令延迟的情况下，结果得到的在周围刷新命令之间的最大间隔被限制成例如9xtREFI。此外，可以预先发出最大数八个附加刷新命令（这被称为刷新命令被“拉入”），其中每一个预先发出的刷新命令都会导致使随后需要的定期刷新命令的数目减少一。预先使多于八个刷新命令提前（拉入）不进一步减少随后需要的定期刷新命令的数目，并且因此两个周围刷新命令之间的结果产生的最大间隔被限制为9xtREFI。在任何给定时间，可以在2xtREFI内发出最大数十六个刷新命令。在最大数八个刷新命令被延迟的情况下可以进入自刷新模式。在退出自刷新模式（其中一个或多个刷新命令被延迟）之后，可以使附加刷新命令延迟到以下程度，即被延迟的刷新命令（在自刷新之前和之后）的总数目不超过最大数8。在常规操作中，在自刷新模式期间，被延迟或拉入的刷新命令的数目不变。因此，DRAM可以允许拉入或延迟特定数目个（8个）刷新命令。在操作中，有时需要存储器控制器推迟进入自刷新以便赶上所需要的刷新。然而，该过程需要附加的功率消耗，因为它推迟系统可以进入降低的功率状态的时间。在常规操作中，不存在针对刷新状态传送或针对DRAM在自刷新期间赶上刷新或在刷新上超前（catchuporgetaheadonrefreshes）的规定。相反，存储器控制器负责执行所有所需的刷新。在一些实施例中，装置、系统或过程可以利用刷新信用模式来允许提早进入自刷新，在该自刷新期间可以执行存储器操作以赶上或超过（getaheadof）刷新周期要求。在一些实施例中，对于启用的刷新信用模式，DRAM用来在自刷新模式期间执行附加刷新来赶上一个或多个延迟的刷新。在一些实施例中，该DRAM可以在自刷新模式期间进一步执行附加刷新以允许存储器控制器在刷新上超前（增加多个被提前的刷新），由此允许存储器操作的功率消耗和性能的改进。在一些实施例中，利用DRAM刷新信用模式来在DRAM处于自刷新模式时赶上刷新以及在刷新上超前。在一些实施例中，装置、系统或过程使得能够提早进入自刷新，并且在自刷新模式期间，DRAM用来执行刷新来赶上任何延迟的刷新。在一些实施例中，定义新的命令编码来向DRAM指示为了赶上刷新周期它需要执行的多个刷新。在操作中，在处于自刷新模式时刷新的执行可以被用来降低功率消耗，因为在自刷新模式期间存储器控制器和系统的其他部分可能潜在地被关闭（在降低的功率状态下）。在一些实施例中，可以基于每个存储体、存储体群组以及所有存储体实施自刷新，并且可以基于每个存储体在传送刷新状态的情况下将刷新信用模式进一步扩展至每个存储体操作。刷新信用模式可以扩展至存储体群组以及所有存储体。图1是根据一个实施例的用来执行刷新信用操作的存储器控制器和存储器设备的图示。如在图1中图示的，存储器控制器100用来向DRAM设备150提供刷新命令120。该存储器控制器100可以使高达最大数目的一定数目的刷新延迟110，并且可以拉入（提前）一定数目的刷新115来按照刷新请求而超前（getaheadonrefreshrequests）。图1提供存储器控制器100和DRAM150的简化绘图用于图示，并且不打算图示这些组件的所有元件。在一些实施例中，该DRAM包括控制逻辑155，中央逻辑155包括模式寄存器组（MRS）160。在一些实施例中，该模式寄存器组160包括用于刷新信用模式165的寄存器，被示出为n个模式寄存器位。该DRAM进一步包括存储器阵列170，其包括多个存储体，其中该存储体的存储器需要刷新周期来维持存储在存储体中的数据。图1进一步图示地址寄存器172和I/O（输入输出）接口174。在一些实施例中，该DRAM150包括刷新信用模式，所述刷新信用模式允许DRAM赶上针对存储器控制器100的刷新周期或进一步在针对存本文档来自技高网...

【技术保护点】
1.一种存储器设备，包括：一个或多个存储体；模式寄存器组，所述模式寄存器包括第一组模式寄存器位；以及用来为所述存储器设备提供控制操作的控制逻辑，所述操作包括在刷新信用模式下针对所述一个或多个存储体的刷新操作；其中所述控制逻辑用来响应于自刷新命令的接收来执行一个或多个额外刷新周期，所述自刷新命令用来提供当前刷新状态信息；以及其中所述控制逻辑用来在执行所述一个或多个额外刷新周期之后关于经修改的刷新状态在所述第一组模式寄存器位中存储信息。

【技术特征摘要】
【国外来华专利技术】2015.12.09 US 62/265054;2016.06.16 US 15/1849441.一种存储器设备，包括：一个或多个存储体；模式寄存器组，所述模式寄存器包括第一组模式寄存器位；以及用来为所述存储器设备提供控制操作的控制逻辑，所述操作包括在刷新信用模式下针对所述一个或多个存储体的刷新操作；其中所述控制逻辑用来响应于自刷新命令的接收来执行一个或多个额外刷新周期，所述自刷新命令用来提供当前刷新状态信息；以及其中所述控制逻辑用来在执行所述一个或多个额外刷新周期之后关于经修改的刷新状态在所述第一组模式寄存器位中存储信息。2.根据权利要求1所述的存储器设备，其中模式寄存器命令中的所述当前刷新状态信息包括对于所述存储器设备被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期。3.根据权利要求1所述的存储器设备，其中所述第一组模式寄存器位包括对于所述存储器设备保持被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期。4.根据权利要求1所述的存储器设备，其中所述存储器设备是动态随机存取存储器（DRAM）设备。5.根据权利要求4所述的存储器设备，其中所述DRAM设备是双数据速率（DDR）同步DRAM（SDRAM）存储器设备。6.一个或多个非瞬时计算机可读存储介质，具有其上存储的表示指令序列的数据，所述指令序列当由一个或多个处理器执行时促使一个或多个处理器执行操作，所述操作包括：由存储器控制器向存储器提供一系列刷新命令，其中提供所述系列刷新命令可以包括使多个刷新命令延迟或使多个刷新命令提前；在刷新信用模式下由所述存储器控制器向所述存储器传输自刷新命令，所述自刷新命令包括当前刷新状态信息；在自刷新模式结束时，从所述存储器获得经修改的刷新状态信息；以及至少部分基于经修改的状态信息来继续所述系列刷新命令。7.根据权利要求6所述的介质，其中所述当前刷新状态信息包括被延迟的多个刷新命令或已提前的多个刷新命令。8.根据权利要求6所述的介质，其中所述经修改的刷新状态信息包括保持被延迟的多个刷新命令或在所述自刷新模式之后提前的多个刷新命令。9.根据权利要求8所述的介质，其中获得所述经修改的刷新状态信息包括读取所述存储器的一组寄存器位。10.根据权利要求9所述的介质，其中读取所述存储器的该组寄存器位包括读取第一位来确定所述寄存器位的子集的值是表示保持被延迟的多个刷新命令还是表示在所述自刷新模式之后提...

【专利技术属性】
技术研发人员：KS拜因斯，S富克斯，JB哈尔伯特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US