The utility model discloses a clock generation circuit and a phase-locked loop circuit based on a phase-locked loop. The exemplary clock generation circuit includes a PLL, a low jitter XO for providing a low jitter input clock, and a low cost TCXO for providing a low temperature drift clock. The clock unit includes an additional fault keeping module, the fault keeping module is coupled to the PLL and is used to receive a low jitter input clock and a reference input clock; record the relationship between the low jitter input clock and the reference input clock during the normal operation mode; and the reference input clock during the failure maintenance operation mode. When used, the recorded relationship is output as a control signal to PLL. The clock unit includes a statistical module that calculates the relationship between the low jitter input clock and the low temperature drift clock, and the control module to dynamically adjust the output of the failure maintenance module based on the determined relationship, so that the clock unit's output clock maintains low jitter and low temperature drift characteristics.
【技术实现步骤摘要】
基于锁相回路的时钟产生电路以及锁相回路电路
本技术大体上涉及用于通信系统的时钟合成领域,更具体地说,涉及用于在通信系统的故障保持操作模式期间维持低抖动、低温度漂移时钟信号的系统和技术。
技术介绍
众多现代通信系统,不管是基于有线还是基于无线的,是时间同步的系统。在时间同步的通信系统中,一个或多个参考时钟从一个或多个时钟源经由网络递送到系统中的各种装置。为增大通信系统中各种装置的操作稳定性,同时还改善这些装置对于不同应用的灵活性,通常这些装置需要设置多个参考时钟。然而,在给定装置中的时钟单元从一个参考输入时钟切换到另一参考输入时钟时或在参考输入时钟中的一个或多个发生故障时的情况下,为确保时钟单元的输出维持性能和时钟稳定性,通常需要时钟单元包括“故障保持”功能和故障保持模块以在此种情形期间建立稳定的输出时钟。更具体来说,在通信系统中,故障保持模块经设计以执行故障保持功能,即在参考输入时钟被切换或丢失或故障时,保持时钟单元的输出时钟在小的误差裕度内,由此即使在参考输入时钟被切换或丢失或故障时也确保输出时钟的频率稳定度。现有故障保持模块通常结合锁相回路(PLL)使用。更具体来说,故障保持模块通常用于记录在参考输入时钟稳定时的参考输入时钟或整个PLL的状态。在参考输入时钟被切换或丢失或故障时,故障保持模块用于将所记录的参考输入时钟或整个PLL的状态应用于PLL的输入或PLL的回路内的另一点,以确保输出时钟频率保持稳定。然而,时钟电路/单元/模块中的故障保持功能的现有实施方案通常并不提供令人满意的解决方案来解决可能由环境温度改变造成的频率漂移问题且同时维持输出时钟中的 ...
【技术保护点】
1.一种基于锁相回路的时钟产生电路,其特征在于,包括:锁相回路,其用于在第一操作模式期间接收参考输入时钟且基于所述参考输入时钟产生输出时钟,以及用于在第一操作模式期间接收低抖动输入时钟;故障保持模块,其耦合到所述锁相回路且用于:接收所述低抖动输入时钟和所述参考输入时钟;记录所述第一操作模式期间所述低抖动输入时钟的频率与所述参考输入时钟的频率之间的第一关系;以及在第二操作模式期间,在所述参考输入时钟不可用时,将所记录第一关系作为控制信号输出到所述锁相回路以控制所述锁相回路的操作;控制模块,其耦合到所述故障保持模块且用于:接收所述低抖动输入时钟的频率改变与温度改变之间的第二关系;以及在所述第二操作模式期间,基于所述第二关系动态地调整所述故障保持模块的输出,以补偿由所述温度改变造成的所述低抖动输入时钟的频率漂移;其中在所述第二操作模式期间,所述锁相回路进一步用于:接收低抖动输入时钟;从所述故障保持模块接收所述控制信号,其中所述控制信号包括基于所述第二关系动态调整的所述所记录第一关系;以及基于所述低抖动输入时钟和所述控制信号产生输出时钟,其中所述输出时钟具有低抖动和低温度漂移特性。
【技术特征摘要】
1.一种基于锁相回路的时钟产生电路,其特征在于,包括:锁相回路,其用于在第一操作模式期间接收参考输入时钟且基于所述参考输入时钟产生输出时钟,以及用于在第一操作模式期间接收低抖动输入时钟;故障保持模块,其耦合到所述锁相回路且用于:接收所述低抖动输入时钟和所述参考输入时钟;记录所述第一操作模式期间所述低抖动输入时钟的频率与所述参考输入时钟的频率之间的第一关系;以及在第二操作模式期间,在所述参考输入时钟不可用时,将所记录第一关系作为控制信号输出到所述锁相回路以控制所述锁相回路的操作;控制模块,其耦合到所述故障保持模块且用于:接收所述低抖动输入时钟的频率改变与温度改变之间的第二关系;以及在所述第二操作模式期间,基于所述第二关系动态地调整所述故障保持模块的输出,以补偿由所述温度改变造成的所述低抖动输入时钟的频率漂移;其中在所述第二操作模式期间,所述锁相回路进一步用于:接收低抖动输入时钟;从所述故障保持模块接收所述控制信号,其中所述控制信号包括基于所述第二关系动态调整的所述所记录第一关系;以及基于所述低抖动输入时钟和所述控制信号产生输出时钟,其中所述输出时钟具有低抖动和低温度漂移特性。2.根据权利要求1所述的时钟产生电路,其特征在于,进一步包括低抖动时钟源,其耦合到所述锁相回路的输入且用于产生低抖动输入时钟;所述低抖动时钟源包括低抖动晶体振荡器,或所述低抖动时钟源包括作为主体的晶体和耦合到所述晶体的低抖动振荡电路。3.根据权利要求1所述的时钟产生电路,其特征在于,所述低抖动输入时钟是从外部时钟源接收。4.根据权利要求1所述的时钟产生电路,其特征在于,所述参考输入时钟是从外部时钟源接收。5.根据权利要求1所述的时钟产生电路,其特征在于,所述第一关系包括所述参考输入时钟与所述低抖动输入时钟的第一比率,其中所述第一比率为时变函数。6.根据权利要求1所述的时钟产生电路,其中所述故障保持模块进一步用于存储所述第一操作模式期间的所述第一关系。7.根据权利要求1所述的时钟产生电路,其特征在于,当所述参考输入时钟从一个外部时钟源切换到另一外部时钟源或丢失或故障时,所述时钟产生电路从所述第一操作模式切换到所述第二操作模式。8.根据权利要求1所述的时钟产生电路,其特征在于,进一步包括用于产生低温度漂移输入时钟的低成本温度补偿晶体振荡器。9.根据权利要求8所述的时钟产生电路,其特征在于,进一步包括耦合到所述控制模块的统计模块,其中所述统计模块用于:从所述低抖动时钟源接收所述低抖动输入时钟,且从所述低成本温度补偿晶体振荡器接收所述低温度漂移输入时钟;基于所述低抖动输入时钟和所述低温度漂移输入时钟计算所述第二关系;以及将所计算第二关系提供到所述控制模块。10.根据权利要求9所述的时钟产生电路,其特征在于,所述第二关系包括所述低抖动输入时钟与所述低温度漂移输入时钟的第二比率,其中所述第二比率为时变函数。11.根据权利要求10所述的时钟产生电路,其特征在于,所述控制模块用于在所述第二操作模式期间,基于所述第二关系通过以下操作动态地调整所述故障保持模块的所述输出:确定所述第二比率的值是否自先前取样时间增大;以及如果是,则通过减小所述输出值以抵消所述第二比率的值的所述增大来动态地调整所述故障保持模块的所述输出,由此补偿由所述温度改变引起的所述低抖动输入时钟的向上频率漂移。12.根据权利要求10所述的时钟产生电路,其特征在于,所述控制模块用于在所述第二操作模式期间,基于所述第二关系通过以下操作动态地调整所述故障保持模块的所述输...
【专利技术属性】
技术研发人员:皮德义,刘昌,刘金亮,
申请(专利权)人:新港海岸北京科技有限公司,
类型:新型
国别省市:北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。