BUCK变换器及其输入输出控制电路制造技术

本发明专利技术提供一种BUCK变换器及其输入输出控制电路，输入输出控制电路包括：占空比逻辑控制电路和电感峰谷值逻辑控制电路；占空比逻辑控制电路包括：第一输入端，与脉宽调制比较器相连；第二输入端，与电感峰谷值逻辑控制电路相连；第三输入端，与导通时间比较器相连；逻辑门电路，包括第一非门，将第一非门输出与脉宽调制比较器输出进行逻辑与运算的第一与门，第二非门，将第二非门与导通时间比较器输出进行逻辑与运算的第二与门以及将第二与门与电感峰谷值逻辑控制电路输出进行逻辑或运算的第一或门。本发明专利技术中的BUCK变换器具有快速瞬态响应，在负载发送短路异常时，能够将电感电流稳定限制在峰值和谷值之间，达到宽范围输入输出的目的。

【技术实现步骤摘要】
BUCK变换器及其输入输出控制电路
本专利技术属于电力电子
，特别是涉及一种BUCK变换器及其输入输出控制电路。
技术介绍
Buck变换器也称降压式变换器，是一种输出电压小于输入电压的单管不隔离直流变换器。目前，基于自适应导通时间(ACOT)控制架构的BUCK变换器，作为迟滞控制架构的扩展，具备系统结构简单，可以实现快速线性响应和负载响应，且基本只适用于高输入电压低输出电压的应用，鲜少看到有应用于宽范围输入输出的情况。而对于宽范围的输入输出应用，较多的都是采用传统固定频率的电压模式控制，但是环路结构较复杂，环路稳定性补偿也较复杂，瞬态响应较慢。缺少100％占空比控制会使得基于ACOT架构的BUCK变换器无法最大限度的扩展到宽范围输入输出的应用，且无法最大限度的对负载从轻载跳变到重载时对输出电压进行快速调节。固定设定的最小导通时间，也难于匹配电感谷值限流比较器的响应延迟。若设定最小导通时间(Min-off-time)过大，则影响瞬态响应；若设定最小导通时间(Min-off-time)过小，则影响BUCK变换器在负载发送短路时的谷值限流。另外只设计谷值电感限流控制，则无法满足BUCK变换器应用于100％占空比时对电感电流过载或短路的控制，尤其是在负载发送从轻载到重载发送大跳变时。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种BUCK变换器及其输入输出控制电路，用于解决现有技术中BUCK变换器无法有效最大限度的扩展到宽范围输入输出的应用，且无法最大限度的对负载从轻载跳变到重载时对输出电压进行快速调节的问题。为实现上述目的及其他相关目的，本专利技术提供一种BUCK变换器的输入输出控制电路，所述BUCK变换器包括：包含导通时间比较器的自适应导通时间产生电路，脉宽调制比较器，RS触发器，闭环控制逻辑电路，功率开关驱动电路以及包括PMOS功率开关和NMOS功率开关的功率级输出电路；所述BUCK变换器的输入输出控制电路包括：占空比逻辑控制电路和电感峰谷值逻辑控制电路；所述占空比逻辑控制电路包括：第一输入端，与所述脉宽调制比较器的输出端相连；第二输入端，与所述电感峰谷值逻辑控制电路的输出端相连；第三输入端，与所述导通时间比较器的输出端相连；逻辑门电路，包括连接在所述第二输入端的第一非门，将所述第一非门输出与所述脉宽调制比较器的输出进行逻辑与运算的第一与门，与第一输入端连接的第二非门，将所述第二非门与所述导通时间比较器的输出进行逻辑与运算的第二与门以及将所述第二与门与所述电感峰谷值逻辑控制电路的输出进行逻辑或运算的第一或门；其中，所述第一与门与所述RS触发器的S端相连，所述第一或门与所述RS触发器的R端相连。于本专利技术的一实施例中，所述电感峰谷值逻辑控制电路包括：电感峰值检测逻辑电路，电感谷值检测逻辑电路和分别将所述电感峰值检测逻辑电路的输出和所述电感谷值检测逻辑电路的输出进行逻辑或运算的第二或门；所述第二或门的输出端即为所述电感峰谷值逻辑控制电路的输出端。于本专利技术的一实施例中，在所述PMOS功率开关导通和所述NMOS功率开关关断期间，所述电感峰值检测逻辑电路对电感电流进行检测；在所述NMOS功率开关导通和所述PMOS功率开关关断期间，所述电感谷值检测逻辑电路对电感电流进行检测。于本专利技术的一实施例中，所述电感峰值检测逻辑电路包括峰值限流比较器和峰值逻辑电路；所述电感谷值检测逻辑电路包括谷值限流比较器和谷值逻辑电路。于本专利技术的一实施例中，所述NMOS功率开关导通开始到所述谷值限流比较器输出从逻辑高翻转到逻辑低期间，所述谷值逻辑电路强制所述谷值限流比较器输出的输出为高电平。于本专利技术的一实施例中，在电感电流降低到限流值以下时，控制所述谷值限流比较器的输出为低电平。于本专利技术的一实施例中，所述RS触发器由两个或非门输入端、输出端交叉连接组成。本专利技术的实施例还提供一种BUCK变换器，所述BUCK变换器包括如上所述的BUCK变换器的输入输出控制电路。于本专利技术的一实施例中，所述自适应导通时间产生电路包括：依次连接在所述导通时间比较器同相输入端的受控电流源，定时电容和定时开关；所述导通时间比较器的反向输入端连接输出电压端。于本专利技术的一实施例中，所述脉宽调制比较器的同相输入端连接误差放大器，反向输入端连接一输出电压采样和同步斜坡产生电路。如上所述，本专利技术的BUCK变换器及其输入输出控制电路，具有以下有益效果：本专利技术中的BUCK变换器始终可以保持ACOT架构所具有的快速瞬态响应，并且在负载发送短路异常时，BUCK变换器也能够将电感电流稳定限制在峰值和谷值之间，达到宽范围输入输出的目的，而且可以最大限度的提升BUCK变换器的瞬态响应性能和安全可靠性，扩展实际应用范围。附图说明图1显示为本专利技术的BUCK变换器的整体电路原理结构示意图。图2显示为本专利技术的BUCK变换器的输入输出控制电路的电路示意图。图3显示为本专利技术的BUCK变换器的占空比逻辑控制电路的控制逻辑示意图。图4显示为本专利技术的BUCK变换器的发生负载跳变的控制示意图。图5显示为本专利技术的BUCK变换器的电感峰谷值逻辑控制电路的控制逻辑示意图。图6显示为本专利技术的BUCK变换器中逐周期包含谷值限流信息的控制最小导通时间控制时序图。图7显示为本专利技术的BUCK变换器中自适应导通时间产生电路的控制电路图。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。请参阅图1至图7，需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本实施例的目的在于提供一种BUCK变换器及其输入输出控制电路，用于解决现有技术中BUCK变换器无法有效最大限度的扩展到宽范围输入输出的应用，且无法最大限度的对负载从轻载跳变到重载时对输出电压进行快速调节的问题。以下将详细阐述本专利技术的BUCK变换器及其输入输出控制电路的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本专利技术的BUCK变换器及其输入输出控制电路。本实施例的BUCK变换器及其输入输出控制电路基于传统的ACOT控制的BUCK变换器整体电路，引入100％占空比控制和包含谷值限流比较逻辑的最小导通时间(Min-off-time)控制，以及峰值电感电流限流和谷值电感电流限流并存，可以使BUCK变换器适应宽范围输入输出的应用需求。以下对本实施例的BUCK变换器及其输入输出控制电路进行具体说明。本实施例提供一种BUCK变换器，如图1所示，所述BUCK变换器1包括：包含导通时间比较器A1(逐周期比较锁频误差Vferr和定时电压Vct)的自适应导通时间产生电路11，脉宽调制比较器A2(逐周期比较误差电压Vea和同步斜坡Vramp)，RS触发器12(RS触发器12的输出逻辑Duty闭环本文档来自技高网...

【技术保护点】
1.一种BUCK变换器的输入输出控制电路，其特征在于，所述BUCK变换器包括：包含导通时间比较器的自适应导通时间产生电路，脉宽调制比较器，RS触发器，闭环控制逻辑电路，功率开关驱动电路以及包括PMOS功率开关和NMOS功率开关的功率级输出电路；所述BUCK变换器的输入输出控制电路包括：占空比逻辑控制电路和电感峰谷值逻辑控制电路；所述占空比逻辑控制电路包括：第一输入端，与所述脉宽调制比较器的输出端相连；第二输入端，与所述电感峰谷值逻辑控制电路的输出端相连；第三输入端，与所述导通时间比较器的输出端相连；逻辑门电路，包括连接在所述第二输入端的第一非门，将所述第一非门输出与所述脉宽调制比较器的输出进行逻辑与运算的第一与门，与第一输入端连接的第二非门，将所述第二非门与所述导通时间比较器的输出进行逻辑与运算的第二与门以及将所述第二与门与所述电感峰谷值逻辑控制电路的输出进行逻辑或运算的第一或门；其中，所述第一与门与所述RS触发器的S端相连，所述第一或门与所述RS触发器的R端相连。

【技术特征摘要】
1.一种BUCK变换器的输入输出控制电路，其特征在于，所述BUCK变换器包括：包含导通时间比较器的自适应导通时间产生电路，脉宽调制比较器，RS触发器，闭环控制逻辑电路，功率开关驱动电路以及包括PMOS功率开关和NMOS功率开关的功率级输出电路；所述BUCK变换器的输入输出控制电路包括：占空比逻辑控制电路和电感峰谷值逻辑控制电路；所述占空比逻辑控制电路包括：第一输入端，与所述脉宽调制比较器的输出端相连；第二输入端，与所述电感峰谷值逻辑控制电路的输出端相连；第三输入端，与所述导通时间比较器的输出端相连；逻辑门电路，包括连接在所述第二输入端的第一非门，将所述第一非门输出与所述脉宽调制比较器的输出进行逻辑与运算的第一与门，与第一输入端连接的第二非门，将所述第二非门与所述导通时间比较器的输出进行逻辑与运算的第二与门以及将所述第二与门与所述电感峰谷值逻辑控制电路的输出进行逻辑或运算的第一或门；其中，所述第一与门与所述RS触发器的S端相连，所述第一或门与所述RS触发器的R端相连。2.根据权利要求1所述的BUCK变换器的输入输出控制电路，其特征在于，所述电感峰谷值逻辑控制电路包括：电感峰值检测逻辑电路，电感谷值检测逻辑电路和分别将所述电感峰值检测逻辑电路的输出和所述电感谷值检测逻辑电路的输出进行逻辑或运算的第二或门；所述第二或门的输出端即为所述电感峰谷值逻辑控制电路的输出端。3.根据权利要求2所述的BUCK变换器的输入输出控制电路，其特征在于，在所述PMOS功率开关导通和所述NMOS功率开关关断...

【专利技术属性】
技术研发人员：吴晓辉，王立龙，
申请(专利权)人：福州瑞芯微电子股份有限公司，
类型：发明
国别省市：福建,35