一种宽带射频信号生成系统技术方案

本发明专利技术公开了一种宽带射频信号生成系统，包括上位机、PCIe总线、FPGA主板、DAC板卡，所述上位机用于生成数字信号并通过PCIe总线将模拟信号传送至FPGA主板，所述FPGA主板通过控制逻辑单元将数字信号传输至DAC板卡，所述控制逻辑单元包括：时钟管理模块、数据缓存模块、二级数据缓存模块、数据速率转换模块、初始化配置逻辑模块。本发明专利技术所产生的射频信号带宽大、精度高，硬件设计集成度高、器件使用少，数据传输逻辑克服了FPGA与DAC时钟速率不匹配的不足，上位机软件支持信号样式丰富，实现方式简便灵活，且能够在较小的体积下，以较为简便的方式，生成各类宽频段射频信号，满足各类运用场景需要。

A broadband radio frequency signal generation system

The invention discloses a broadband radio frequency signal generation system, which includes a upper computer, a PCIe bus, a FPGA main board, and a DAC card. The upper computer is used to generate digital signals and transmit analog signals to the FPGA main board through a PCIe bus. The FPGA main board transmits a digital signal to a DAC card through a control logic unit, and the control logic is controlled. The collection unit includes clock management module, data buffer module, two level data buffer module, data rate conversion module and initialization configuration logic module. The radio frequency signal produced by this invention has large bandwidth, high precision, high hardware design integration and less use of devices. The data transmission logic overcomes the inadequacy of the mismatch between the FPGA and the DAC clock rate. The upper computer software supports the rich signal style, simple and flexible implementation, and can be used in a relatively simple way under the smaller volume. It generates all kinds of wideband RF signals to meet the needs of various application scenarios.

【技术实现步骤摘要】
一种宽带射频信号生成系统
本专利技术属于通信
，具体涉及一种宽带射频信号生成系统。
技术介绍
针对宽频段信号源的研制，饶睿楠通过搭建模拟电路方式，利用阶跃恢复二极管实现了0.1-5GHz的梳状谱发生器，虽然该类方式能够生成带宽较大的信号，但是能够生成的信号样式不够丰富；针对模拟方式生成信号灵活性不高的问题，晏光华、刘宇军等人采用DDS技术，提出了利用FPGA生成基带数字信号数据以生成信号的方法；卿皓将此方法进一步实现，以XilinxVirtex4FPGA与AD9957芯片为核心，设计了能够在40-240MHz带宽范围产生最高跳速达200Khops/s的信号源，但是其只能产生跳频信号，限制了设备的应用范围；董轲强以AD9953为核心设计了0-150MHz的宽频信号源，但是其只能生成基带信号，不能够生成射频信号；为进一步拓展设备性能，胡茂海、喻勇、项云龙等人采用了多路拼接技术，利用AD9910芯片搭建了具有多路路信号的DDS信号源，能够通过多路信号的合成构成宽频段的信号，拓展了信号最大带宽到400MHz，但是由于DDS芯片的性能限制，其不能够直接生成射频信号；唐书伟、冯源、鲍晓祺等人依托AD9910芯片，利用DDS和Pll技术搭建了宽频段的频率生成器，并通过多个不同频率的本振实现频率的合成与拓宽，实现了射频信号的输出，但是其仍然基于传统的超外差式结构，需要依托上变频器才能实现射频信号的输出。
技术实现思路
针对现有技术所存在的上述不足，本专利技术的目的在于，提供一种宽带射频信号生成系统，该宽带射频信号生成系统通过采用集成度高的DAC芯片，以可实时编程生成信号思路对信号源进行设计的宽频信号进行生成。为了实现上述目的，本专利技术采用如下的技术解决方案：一种宽带射频信号生成系统，包括上位机、PCIe总线、FPGA主板、DAC板卡，所述上位机用于生成数字信号并通过PCIe总线将数字信号传送至FPGA主板，所述FPGA主板通过控制逻辑单元将数字信号传输至DAC板卡，其中，所述控制逻辑单元包括：时钟管理模块、数据缓存模块、二级数据缓存模块、数据速率转换模块、初始化配置逻辑模块；所述时钟管理模块用于接收来自PCIe总线的125MHz时钟信号，并将该125MHz时钟信号分频处理为1路125MHz时钟信号和1路250MHz时钟信号，将1路125MHz时钟信号传输至数据缓存模块，将1路250MHz时钟信号传输至二级数据缓存模块；所述数据缓存模块用于在125MHz时钟信号的激励下，分4路将数字信号并行传输至二级数据缓存模块中；所述二级数据缓存模块用于在250MHz时钟信号的激励下，将4路数字信号并行传输至数据速率转换模块中；所述数据速率转换模块用于对4路数字信号的数据速率进行倍增后，将数据速率倍增后的4路数字信号并行传输至DAC板卡。进一步地，所述控制逻辑单元还包括初始化配置逻辑模块，用于对DAC板卡的模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器进行配置。进一步地，所述初始化配置逻辑模块分别将模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器连接至FPGA主板的拨码开关上，通过拨码开关对模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器进行配置。进一步地，所述数据速率转换模块通过调用双倍数据速率转换模块将读取4路模拟信号的模式由单倍速率随机存储输出模式转换为双倍传输速模式。进一步地，所述上位机包括板卡控制模块、参数输入及数据生成模块、波形图绘制模块；所述板卡控制模块用于提供给用户接口以控制DAC板卡状态并将用户生成的射频信号采样数据发送至FPGA主板以正确生成信号，所述参数输入及数据生成模块用于此模块提供给用户可视化的界面以选择需要生成的干扰信号样式以及对应的参数，并根据输入的参数调用MATLAB以完成信号采样数据文件的生成；所述波形图绘制模块用于将用户所设计的干扰信号的时域波形图及频谱图进行绘制，便于用户观察所设计的干扰信号。进一步地，所述DAC板卡包括DAC芯片、电源转换芯片、稳压芯片和FMC-HPC接口，FMC-HPC接口用于将3.3V电源转换为5V电压，5V电压依次通过稳压芯片、电源转换芯片与DAC芯片电连接；外部时钟信号通过SMA接头输入DAC芯片内，并通过SMA接头输出DAC视频信号。进一步地，所述DAC芯片包括3个电源，所述3个电源分别是VCCA5、VCCA3和VCCD，其中4.75V≤VCCA5≤5.25V；3.15V≤VCCA3≤3.45V；3.15V≤VCCD≤3.45V；所述VCCA5、VCCA3和VCCD的上电顺序分别为VCCA3先于VCCD上电，VCCA5先于VCCA3上电。与现有技术相比，本专利技术具有如下技术效果：1.本专利技术采用2Gsps采样速率下的直接射频合成技术，能够实现对宽带7GHz的射频信号直接生成，并且具有0.0625Hz的频率分辨率；2.本专利技术以EV2DS130高性能射频DAC芯片为核心设计了DAC板卡，通过FMC-HPC接口与FPGA最小系统载板相连。能够不依托外部上变频器生成射频信号，且支持最大带宽7GHz的射频信号生成需要；3.本专利技术提供了一种分频速率按键可调的数据时钟生成方式，通过按键控制分频系数，克服了FPGA片上时钟同射频时钟的相位差；4.本专利技术提供了一种并行缓存发送方式，通过4路并行数据传输与位数转换模块，在250MHz的FPGA时钟驱动下，输出2Gsps的数据，实现了PCIe总线端数据传输速率的倍增与数据位数的匹配；5.本专利技术在上位机软件端依托VC与Simulink联合编程实现射频信号采样数据的实时生成与更新，并通过调用MATLABENGINE方式实现宽带信号时频图谱绘制；综上所述，本专利技术所产生的射频信号带宽大、精度高，硬件设计集成度高、器件使用少，数据传输逻辑克服了FPGA与DAC时钟速率不匹配的不足，上位机软件支持信号样式丰富，实现方式简便灵活，且能够在较小的体积下，以较为简便的方式，生成各类宽频段射频信号，满足各类运用场景需要。附图说明图1是本专利技术的整体结构示意图；图2是射频DAC板卡结构图；图3是控制逻辑单元的结构示意图；图4是上位机的功能模块图；图5是板卡控制模块结构图；图6是信号数据生成结构图；图7是信号示意图绘制模块结构图；图8(a)是电源转换芯片的电路图；图8(b)是电源转换芯片的电路图；图9是DAC芯片的上电时序图。下面结合附图和具体实施方式对本专利技术进一步详细说明。具体实施方式实施例1本实施例提供了一种宽带射频信号生成系统，如图1，包括上位机、PCIe总线、FPGA主板、DAC板卡，上位机用于生成数字信号信号并通过PCIe总线将模拟信号传送至FPGA主板，FPGA主板通过控制逻辑单元将数字信号传输至DAC板卡；如图3，控制逻辑单元包括：时钟管理模块、数据缓存模块、二级数据缓存模块、数据速率转换模块、初始化配置逻辑模块；时钟管理模块用于接收来自PCIe总线的125MHz时钟信号，并将该125MHz时钟信号分频处理为1路125MHz时钟信号和1路250MHz时钟信号，将1路125MHz时钟信号传输至数据缓存模块，将1路250MHz时钟信号传输至二级数据缓存模块；针对精确时钟控制逻辑(HQ_MMCM)设计，由于该芯片采取在其内部本文档来自技高网...

【技术保护点】
1.一种宽带射频信号生成系统，包括上位机、PCIe总线、FPGA主板、DAC板卡，所述上位机用于生成数字信号并通过PCIe总线将数字信号传送至FPGA主板，所述FPGA主板通过控制逻辑单元将数字信号传输至DAC板卡，其特征在于，所述控制逻辑单元包括：时钟管理模块、数据缓存模块、二级数据缓存模块、数据速率转换模块、初始化配置逻辑模块；所述时钟管理模块用于接收来自PCIe总线的125MHz时钟信号，并将该125MHz时钟信号分频处理为1路125MHz时钟信号和1路250MHz时钟信号，将1路125MHz时钟信号传输至数据缓存模块，将1路250MHz时钟信号传输至二级数据缓存模块；所述数据缓存模块用于在125MHz时钟信号的激励下，分4路将数字信号并行传输至二级数据缓存模块中；所述二级数据缓存模块用于在250MHz时钟信号的激励下，将4路数字信号并行传输至数据速率转换模块中；所述数据速率转换模块用于对4路数字信号的数据速率进行倍增后，将数据速率倍增后的4路数字信号并行传输至DAC板卡。

【技术特征摘要】
1.一种宽带射频信号生成系统，包括上位机、PCIe总线、FPGA主板、DAC板卡，所述上位机用于生成数字信号并通过PCIe总线将数字信号传送至FPGA主板，所述FPGA主板通过控制逻辑单元将数字信号传输至DAC板卡，其特征在于，所述控制逻辑单元包括：时钟管理模块、数据缓存模块、二级数据缓存模块、数据速率转换模块、初始化配置逻辑模块；所述时钟管理模块用于接收来自PCIe总线的125MHz时钟信号，并将该125MHz时钟信号分频处理为1路125MHz时钟信号和1路250MHz时钟信号，将1路125MHz时钟信号传输至数据缓存模块，将1路250MHz时钟信号传输至二级数据缓存模块；所述数据缓存模块用于在125MHz时钟信号的激励下，分4路将数字信号并行传输至二级数据缓存模块中；所述二级数据缓存模块用于在250MHz时钟信号的激励下，将4路数字信号并行传输至数据速率转换模块中；所述数据速率转换模块用于对4路数字信号的数据速率进行倍增后，将数据速率倍增后的4路数字信号并行传输至DAC板卡。2.如权利要求1所述的宽带射频信号生成系统，其特征在于，所述控制逻辑单元还包括初始化配置逻辑模块，用于对DAC板卡的模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器进行配置。3.如权利要求2所述的宽带射频信号生成系统，其特征在于，所述初始化配置逻辑模块分别将模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器连接至FPGA主板的拨码开关上，通过拨码开关对模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器进行配置。4.如权利要求...

【专利技术属性】
技术研发人员：杨剑，张月，刘瑞麒，鲍庆龙，余志勇，卢建，
申请(专利权)人：中国人民解放军火箭军工程大学，
类型：发明
国别省市：陕西,61