计算单元及其运行方法技术

本发明专利技术涉及计算单元，具有至少一个计算核心（110a、110b、110c）、初级存储装置（120）和至少一个主连接单元（130），主连接单元用于将至少一个计算核心与初级存储装置（120）连接，计算单元（100）具有至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g），其中，至少两个功能单元中的至少一个第一功能单元（140a）被构造用于，a）从至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）中的至少一个另外的功能单元（140、140b）接收第一数据，和/或b）将第二数据发送到至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）中的至少一个另外的功能单元（140、140b）。

Calculation unit and its operation method

The invention relates to a computing unit with at least one computing core (110A, 110b, 110C), a primary storage device (120) and at least one main connection unit (130). The main connection unit is used to connect at least one computing core to a primary storage device (120), and the calculation unit (100) has at least two functional units (14). 0, 140A, 140B... 140m; 1400; 1400A; 1400B; 1400C; 1400E; 1400F; 1400g), in which at least one of the first functional units (140A) of at least two functional units are constructed for, a) from at least two functional units (140, 140A, 140B...). 140m; 1400; 1400A; 1400B; 1400C; 1400E; 1400F; 1400g); at least one other functional unit (140, 140B) receives the first data, and / or b) to send second data to at least two functional units (140, 140A, 140B...) At least one additional functional unit (140, 140B) in 140m; 1400; 1400A; 1400B; 1400C; 1400E; 1400F; 1400g).

【技术实现步骤摘要】
计算单元及其运行方法
本专利技术涉及一种计算单元，所述计算单元具有至少一个计算核心、初级存储装置和至少一个主连接单元，所述主连接单元用于将所述至少一个计算核心与所述初级存储装置连接。此外，本专利技术涉及一种用于这种计算单元的运行方法。
技术介绍
这种计算单元是已知的，并且，例如以微控制器的形式能够在商业上使用。本专利技术的任务是，如下地改进开头提到的类型的计算单元，使得它具有提高的灵活性以及提高的使用收益。
技术实现思路
就开头提到的类型的计算单元而言，这个任务根据本专利技术地通过下述方式被解决：所述计算单元具有至少两个功能单元，其中，所述至少两个功能单元中的至少一个第一功能单元被构造用于，a）从所述至少两个功能单元中的至少一个另外的功能单元接收第一数据，和/或，b）将第二数据发送到所述至少两个功能单元中的至少一个另外的功能单元。有利地，根据本专利技术的功能单元提供了这样的可能性：扩展计算单元的计算性能和/或功能性。尤其地，通过根据本专利技术的、直接的数据交换的可能性实现了数据流，所述数据交换在功能单元之间，所述数据流没有包含计算单元的、另外的部件（例如，所述计算单元的计算核心或者初级存储装置）。计算核心或者初级存储装置或者主连接单元能够以这种方式被减轻负荷，而同时一个或者多个根据本专利技术的功能单元感知设置用于其的运算任务或者其他的任务。特别优选地，根据本专利技术的计算单元能够被使用在用于目标系统的控制设备中，例如，在用于机动车的内燃机的或者用于基于雷达的距离测量系统的控制设备或者类似物中。不同于传统的计算单元（如，传统的微控制器），根据本专利技术的计算单元有利地扩展了功能性，并且，因而也能够被视为具有根据本专利技术所实现的附加功能性的微控制器，所述功能性由功能单元提供并且在下面被更详细地描述。一般而言，根据本专利技术的计算单元能够被使用在任何这样的地方：常规的计算单元（如，微控制器或者微处理器或者数字的信号处理器或者类似物）被使用在那里，并且，附加的功能性和/或更高的性能能力（如它由根据本专利技术的功能单元所提供的）在那里是期望的。此外，可能的是，在现存的系统中，以根据本专利技术的计算单元来替换现有的、常规的计算单元，以便实现对运算任务以及其他的任务的、更有效的执行，所述运算任务以及其他的任务从那以后由常规的计算单元执行。特别有利地，也能够设想的是，根据有些实施方式，将根据本专利技术的计算单元也使用在处理安全相关的数据的领域中或者用于处理加密算法。就有利的实施方式而言设置了，至少一个初级连接单元被设置，所述初级连接单元被构造用于，至少暂时地在所述第一功能单元和所述至少两个功能单元中的至少一个另外的功能单元之间建立尤其是直接的数据连接。这有利地实现了控制在不同的功能单元之间的数据交换或者数据流，使得在计算单元的运行期间，在相关的功能单元之间的数据连接的配置或者重新配置也是可能的，由此，获得了提高的灵活性。就优选的实施方式而言，所述初级连接单元具有至少一个耦合网。特别优选地，所述耦合网被设计为无阻塞的耦合网。在这种情况下，耦合网在任何时间都实现了在所有与耦合网连接的功能单元之间的以及如有必要在另外的、与耦合网连接的单元（例如，计算单元的部件）之间的数据连接的建立。就另外的实施方式而言，也能够设想的是，所述初级连接单元被执行为耦合网，然而，所述耦合网没有无阻塞地被设计。就另外的实施方式而言，所述初级连接单元也能够包括其他的结构、例如至少一个总线系统，所述总线系统在与总线系统连接的功能单元之间建立数据连接。就另外的实施方式而言，所述初级连接单元也能够具有至少一个在至少两个功能单元之间的、直接的数据连接。此外，就其他的实施方式而言，在多于两个功能单元之间的、直接的数据连接也是能够设想的。就另一个实施方式而言，能够设置所述至少一个初级连接单元具有前述连接机构中的多个，即：例如用于连接一些功能单元或者使所有功能单元彼此连接的耦合网，以及，例如总线系统，所述总线系统将多个或者所有功能单元连接，以及，例如在多个或者所有功能单元之间的、直接的数据连接。就另一个有利的实施方式而言设置了，功能单元的多个组被设置，其中，至少一个初级连接单元被配属于所述多个组中的每一个，所述初级连接单元被构造用于，至少暂时地在所述相关的组的功能单元之间建立尤其是直接的数据连接。由此，功能单元的多个群集（Cluster）仿佛能够被提供，所述群集能够分别执行同类的或者不同类的运算或者其他的任务。就另一个有利的实施方式而言设置了，初级连接单元被构造用于在不同组的功能单元之间建立数据连接，所述初级连接单元被配属于功能单元的组。就另外的实施方式而言，初级连接单元（所述初级连接单元被配属于相应的组）又具有以下部件中的至少一个：耦合网、总线系统、至少一个直接的数据连接。就另一个有利的实施方式而言，至少一个次级连接单元被设置，所述次级连接单元被构造用于，在所述主连接单元和至少一个功能单元之间建立数据连接，和/或，在所述主连接单元和至少一个初级连接单元之间建立数据连接，由此，效率高的连接（Anbindung）被给出，所述连接用于在相关的功能单元和主连接单元之间的数据传输。主连接单元能够例如被构造为所谓的“核心-互连（Core-Interconnect）”，即，能够是中央的连接单元，所述中央的连接单元用于根据本专利技术的计算单元的部件彼此之间的、高性能的连接（尤其地，具有高的数据率和/或短的潜伏期）。就一个优选的实施方式而言，主连接单元优选也能够被设计为耦合网、尤其是无阻塞的耦合网。就另一个优选的实施方式而言，至少一个次级存储装置被设置，其中，在所述至少一个次级存储装置和至少一个功能单元之间存在直接的数据连接。在当前的上下文中，在次级存储装置和至少一个功能单元之间的、直接的数据连接应当被理解为这样的数据连接：所述数据连接实现了在次级存储装置和至少一个功能单元之间的数据交换，而没有为此使用主连接单元。换言之，就当前的实施方式而言，数据交换能够直接发生在功能单元中的一个或者多个功能单元和次级存储装置之间，由此，主连接单元没有被加负荷，使得这个主连接单元如有必要另外地能够被用于例如在计算核心和初级存储装置之间的数据交换以及类似物。就另一个有利的实施方式而言，所述至少一个次级存储装置具有多个存储器库，其中，尤其是所述至少一个次级存储装置被构造用于实现对所述多个存储器库中的至少两个的、平行的数据访问。由此，有利地实现了高的带宽，所述带宽用于对或者从次级存储装置或者其库的访问，并且，尤其地，不关联的数据块也能够平行地或者同时在参与的功能单元和次级存储装置或者其存储器库之间被传输。就另一个优选的实施方式而言，所述功能单元中的至少一个功能单元被构造为硬件电路、尤其是完全被构造为硬件电路。由此，有利地，运算、逻辑操作以及其他的功能能够特别快并且有效地被执行，所述功能由相关的功能单元提供。就另一个有利的实施方式而言设置了，所述功能单元中的至少一个功能单元具有以下元件中的至少一个：微控制器、数字的信号处理器（DSP），能够编程的逻辑电路（例如，FPGA，现场可编程门阵列），应用特定的、集成的电路（ASIC，特定用途集成电路）。就一个实施方式而言设置了，所有功能单元被构造为硬件电路、尤其是完全被构造为硬件电路。就其他的实施方式而言，本文档来自技高网...

【技术保护点】
1.计算单元（100；100a；100b；100c；100d；100e；100f；100g）、尤其是用于控制设备（1004）的微控制器，所述控制设备用于机动车（1000）的内燃机（1002），所述计算单元具有至少一个计算核心（110a、110b、110c）、初级存储装置（120）和至少一个主连接单元（130），所述主连接单元用于将所述至少一个计算核心（110a、110b、110c）与所述初级存储装置（120）连接，其中，所述计算单元（100）具有至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g），其中，所述至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）中的至少一个第一功能单元（140a）被构造用于，a）从所述至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）中的至少一个另外的功能单元（140、140b）接收（302）第一数据，和/或，b）将第二数据发送（304）到所述至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）中的至少一个另外的功能单元（140、140b）。...

【技术特征摘要】
2017.01.12 DE 102017200456.81.计算单元（100；100a；100b；100c；100d；100e；100f；100g）、尤其是用于控制设备（1004）的微控制器，所述控制设备用于机动车（1000）的内燃机（1002），所述计算单元具有至少一个计算核心（110a、110b、110c）、初级存储装置（120）和至少一个主连接单元（130），所述主连接单元用于将所述至少一个计算核心（110a、110b、110c）与所述初级存储装置（120）连接，其中，所述计算单元（100）具有至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g），其中，所述至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）中的至少一个第一功能单元（140a）被构造用于，a）从所述至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）中的至少一个另外的功能单元（140、140b）接收（302）第一数据，和/或，b）将第二数据发送（304）到所述至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）中的至少一个另外的功能单元（140、140b）。2.根据权利要求1所述的计算单元（100），其中，至少一个初级连接单元（150）被设置，所述初级连接单元被构造用于，至少暂时地在所述第一功能单元（140a）和所述至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）中的至少一个另外的功能单元（140、140b）之间建立尤其是直接的数据连接（a1、a2）。3.根据权利要求2所述的计算单元（100），其中，所述初级连接单元（150）具有以下部件中的至少一个：耦合网（152a），总线系统（152b），在至少两个功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）之间的、至少一个直接的数据连接（152c）。4.根据前述权利要求中任一项所述的计算单元（100），其中，功能单元（140c、140d、140e；140f、140g）的多个组（G1、G2）被设置，并且其中，至少一个初级连接单元（150_1、150_2）被配属于所述多个组（G1、G2）中的每一个组，所述初级连接单元被构造用于，至少暂时地在所述相关的组（G1、G2）的功能单元（140c、140d、140e）之间建立尤其是直接的数据连接。5.根据前述权利要求中任一项所述的计算单元（100），其中，至少一个次级连接单元(155；155a；155c；155d)被设置，所述次级连接单元被构造用于，a）在所述主连接单元（130）和至少一个功能单元（140、140a、140b、140c、140d、140e、140f、140g、140h、140i）之间建立数据连接（a3；a4；a5；a9、a10），和/或，b）在所述主连接单元（130）和至少一个初级连接单元（150；150a、150b）之间建立数据连接（a3、a4、a5、a6、a7、a8、a8'、a15）。6.根据前述权利要求中任一项所述的计算单元（100），其中，至少一个次级存储装置（160）被设置，其中，在所述至少一个次级存储装置（160）和至少一个功能单元（140i、140k）之间存在直接的数据连接（a13、a12）。7.根据权利要求6所述的计算单元（100），其中，所述至少一个次级存储装置（160）具有多个存储器库（162a、162b、162c……162n），其中，尤其是所述至少一个次级存储装置（160）被构造用于，实现对所述多个存储器库（162a、162b、162c……162n）中的至少两个存储器库的、平行的数据访问。8.根据前述权利要求中任一项所述的计算单元（100），其中，所述功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）中的至少一个功能单元被构造为硬件电路、尤其是完全被构造为硬件电路。9.根据前述权利要求中任一项所述的计算单元（100），其中，所述功能单元（140、140a、140b……140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）中的至少一个功能单元具有以下元件中的至少一个：微控制器、执行软件的计算核心、数字的信号处理器、能够编程的逻辑电路、应用特定的集成的电路、由门阵列和/或晶体管阵列预先制造的然而还没有应用特定地布线的集成的电路。10.根据前述权利要求中任一项所述的计算单元（100），其中，所述功能单元（140、140a、140b）中的至少一个功能单元具有以下部件中的至少一个：加法器、乘法器、除法器、移位寄存器、桶式-移位器、比较器、乘法累加器、算术-逻辑单元、存储器单元、存储器访问单元、寄存器、复用器、解复用器、接口、通信接口、用于运算指数函数的单元、用于运算三角函数的单元、用于运算对数函数的单元、用于运算根函数的单元、查找表。11.根据前述权利要求中任一项所述的计算单元（100），其中，所述功能单元（140、140a、140b）中的...

【专利技术属性】
技术研发人员：A奥伊，N班诺，
申请(专利权)人：罗伯特·博世有限公司，
类型：发明
国别省市：德国,DE