在高速串行总线上传达低速和高速并行比特流制造技术

详细描述中公开的方面包括在高速串行总线上传达低速和高速并行比特流。在一方面中，数据传送方电路将低速并行比特流转换成高速并行比特流，随后基于高速参考频率串行化所转换的高速并行比特流。在另一方面中，如果低速并行比特流被确定存在于高速并行比特流中，则数据接收方电路从高速并行比特流中恢复低速并行比特流。通过基于高速参考频率对低速并行比特流进行串行化和解串行化，可在高速串行总线上传达高速并行比特流和低速并行比特流而无需附加串化器和解串器，从而降低了传送方电路和接收方电路两者中的组件成本和实现复杂性。

Transmitting low speed and high speed parallel bit streams on high speed serial bus

The details in the detailed description include the transmission of low speed and high speed parallel bit streams on high-speed serial buses. In one aspect, the data transfer circuit converts the low speed parallel bit stream into a high-speed parallel bit stream, and then is based on the high-speed parallel bit stream converted by the high-speed reference frequency serialization. On the other hand, if the low speed parallel bit stream is determined to exist in the high speed parallel bit stream, the data receiver circuit recovers the low speed parallel bit stream from the high-speed parallel bit stream. Through serialization and serialization of low speed parallel bit stream based on high speed reference frequency, high speed parallel bit stream and low speed parallel bit stream can be conveyed on high speed serial bus without additional serializer and conciliator, which reduces the component cost and realization complexity of the two parties of the transmission and receiver circuits.

【技术实现步骤摘要】
【国外来华专利技术】在高速串行总线上传达低速和高速并行比特流优先权申请本申请要求于2015年11月12日提交的题为“COMMUNICATINGLOW-SPEEDANDHIGH-SPEEDPARALLELBITSTREAMSOVERAHIGH-SPEEDSERIALBUS(在高速串行总线上传达低速和高速并行比特流)”的美国专利申请S/N.14/939,020的优先权，该申请通过援引全部纳入于此。背景I.公开领域本公开的技术一般涉及在串行总线上传达并行数据。II.
技术介绍
移动通信设备在当前社会已变得越来越普遍。这些移动通信设备的盛行部分地是由目前在此类设备上实现的许多功能来推动的。此类设备中增强的处理能力意味着移动通信设备已经从纯粹的通信工具演变成复杂的移动娱乐中心，由此实现增强的用户体验。随着越来越多的高性能外围设备(诸如，高分辨率照相机、高分辨率显示器和高吞吐量存储介质)被添加到移动通信设备中，控制高性能外围设备的应用处理器需要高带宽数据管道，以用于实时与高性能外围设备进行通信。意识到对此类高数据带宽的需求，移动行业处理器接口(MIPI)联盟定义了各种串行数据总线，以实现应用处理器与高性能外围设备之间的高本文档来自技高网...

【技术保护点】
1.一种数据传送方电路，包括：串化器电路，其被配置为基于高速参考频率串行化对应于高速比特率的高速并行比特流，以生成用于在高速串行总线上进行传输的高速串行比特流；以及数据处理电路，其被配置为：接收对应于比所述高速比特率更慢的低速比特率的低速并行比特流；将所述低速并行比特流转换成对应于所述高速比特率的所述高速并行比特流；以及将所转换的高速并行比特流提供给所述串化器电路。

【技术特征摘要】
【国外来华专利技术】2015.11.12 US 14/939,0201.一种数据传送方电路，包括：串化器电路，其被配置为基于高速参考频率串行化对应于高速比特率的高速并行比特流，以生成用于在高速串行总线上进行传输的高速串行比特流；以及数据处理电路，其被配置为：接收对应于比所述高速比特率更慢的低速比特率的低速并行比特流；将所述低速并行比特流转换成对应于所述高速比特率的所述高速并行比特流；以及将所转换的高速并行比特流提供给所述串化器电路。2.如权利要求1所述的数据送方电路，其特征在于，所述数据处理电路被进一步配置为接收所述高速并行比特流并且将所收到的高速并行比特流传递到所述串化器电路。3.如权利要求1所述的数据传送方电路，其特征在于，所述高速参考频率是所述高速比特率的约数。4.如权利要求3所述的数据传送方电路，其特征在于，所述高速比特率除以所述低速比特率具有余数。5.如权利要求1所述的数据传送方电路，其特征在于：所述高速并行比特流包括多个二进制比特周期，所述多个二进制比特周期中的每一者包括第一数目个并行二进制比特；所述低速并行比特流是包括多个脉宽调制(PWM)比特周期的PWM并行比特流，所述多个PWM比特周期中的每一者包括第二数目个并行PWM比特；以及所述数据处理电路被进一步配置成：通过将所述高速比特率除以所述低速比特率来确定比特乘数值；以及对于在所述多个PWM比特周期的每一者中的所述第二数目个并行PWM比特中的每一者：基于所述比特乘数值和预定义的PWM比特格式，将所述PWM比特编码为在所述高速并行比特流的所述多个二进制比特周期中的所计算数目个二进制比特周期，其中二进制比特周期的所述所计算数目是通过将所述比特乘数值除以并行二进制比特的所述第一数目来确定的；以及将所述所计算数目个二进制比特周期输出到所述串化器电路。6.如权利要求5所述的数据传送方电路，其特征在于，所述数据处理电路被进一步配置为如果所述乘数值除以在所述多个二进制比特周期的每一者中并行二进制比特的所述第一数目具有余数，则将所述比特乘数值增加到是并行二进制比特的所述第一数目的倍数的整数值。7.如权利要求5所述的数据传送方电路，其特征在于：在所述多个二进制比特周期的每一者中的所述第一数目个并行二进制比特等于十个二进制比特；以及在所述多个PWM比特周期的每一者中的所述第二数目个并行PWM比特等于二十个PWM比特。8.如权利要求1所述的数据传送方电路，其特征在于，所述高速串行比特流是在MIPI联盟(MIPI)高速串行总线上被传送的。9.如权利要求8所述的数据传送方电路，其特征在于，所述串化器电路被配置为生成用于在MIPIM-PHY总线上进行通信的所述高速串行比特流。10.如权利要求8所述的数据传送方电路，其特征在于，所述串化器电路被配置为生成用于在MIPIC-PHY总线上进行通信的所述高速串行比特流。11.如权利要求1所述的数据传送方电路，其特征在于，所述数据传送方电路被提供在选自包括以下各项的组的设备中：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、智能电话、平板设备、平板手机、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、便携式数字视频播放器、以及汽车。12.一种用于在高速串行总线上传送低速并行比特流的方法，包括：接收对应于低速比特率的所述低速并行比特流；将所述低速并行比特流转换成对应于比所述低速比特率更快的高速比特率的高速并行比特流；以及基于高速参考频率对所转换的高速并行比特流进行串行化以生成用于在所述高速串行总线上进行传输的高速串行比特流。13.如权利要求12所述的方法，其特征在于，进一步包括：接收所述高速并行比特流；以及将所收到的高速并行比特流进行串行化以生成用于在所述高速串行总线上进行传输的所述高速串行比特流。14.如权利要求12所述的方法，其特征在于，进一步包括：接收对应于所述低速比特率的脉宽调制(PWM)并行比特流；将所述PWM并行比特流转换成对应于所述高速比特率的所述高速并行比特流；以及将所转换的高速并行比特流进行串行化以生成用于在所述高速串行总线上进行传输的所述高速串行比特流。15.一种数据接收方电路，包括：解串...

【专利技术属性】
技术研发人员：W·K·拉德，M·W·维拉斯，K·W·斯帕尔斯，Z·朱，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US