一种UART通信系统、方法、设备及计算机存储介质技术方案

本发明专利技术公开了一种UART通信系统，在现有的UART通信系统的基础上，增加了直接与初始时钟源连接的低速UART，由于低速UART直接与初始时钟源连接，所以低速UART的工作时钟频率最低，相应的，低速UART在工作时收发数据的频率最低，收发数据时消耗的功率最低，使得本发明专利技术公开的一种UART通信系统可以借助低速UART工作在低功耗环境下，与现有技术相比，可以在一定程度上降低UART通信系统的功耗。本发明专利技术公开的一种UART通信方法、设备及计算机存储介质也解决了相应的技术问题。

【技术实现步骤摘要】
一种UART通信系统、方法、设备及计算机存储介质
本专利技术涉及通信
，更具体地说，涉及一种UART通信系统、方法、设备及计算机存储介质。
技术介绍
现有的UART(UniversalAsynchronousReceiver/Transmitter，通用异步收发传输器)系统中，每个UART通过APB(AdvancedPeripheralBus，外部总线)与DMA(DirectMemoryAccess，直接内存存取)连接，DMA通过AHB(AdvancedHighPerformanceBus，高级高性能总线)与MCU(MicrocontrollerUnit，微控制单元)连接，MCU通过AHB总线与高速外设连接，这里所说的高速外设包括GPIO(GeneralPurposeInputOutput，通用输入/输出)、SRAM(StaticRandomAccessMemory，静态随机存取存储器)、FLASH等；32KXTAL(32K外部晶振)的输出端口与PLLL倍频模块的输入端连接，PLLL倍频模块的输出端与高速外设、DMA以及DIV整除模块的输入端连接，DIV整除模块的输出端与每一个本文档来自技高网...

【技术保护点】
1.一种UART通信系统，具有MCU、DMA、高速外设、AHB总线、APB总线、第一预设数量的高速UART、初始时钟源、PLLL倍频模块、DIV整除模块，其特征在于，包括第二预设数量的低速UART；所述DMA的第一端通过所述AHB总线与所述MCU连接，所述DMA的第二端通过所述APB总线与每一个所述高速UART、每一个所述低速UART连接；所述高速外设通过所述AHB总线与MCU连接；所述初始时钟源的输出端分别与所述PLLL倍频模块的输入端、每一个所述低速UART连接；所述PLLL倍频模块的输出端与所述高速外设、所述DMA、所述DIV整除模块的输入端连接；所述DIV整除模块的输出端与每一个所述高...

【技术特征摘要】
1.一种UART通信系统，具有MCU、DMA、高速外设、AHB总线、APB总线、第一预设数量的高速UART、初始时钟源、PLLL倍频模块、DIV整除模块，其特征在于，包括第二预设数量的低速UART；所述DMA的第一端通过所述AHB总线与所述MCU连接，所述DMA的第二端通过所述APB总线与每一个所述高速UART、每一个所述低速UART连接；所述高速外设通过所述AHB总线与MCU连接；所述初始时钟源的输出端分别与所述PLLL倍频模块的输入端、每一个所述低速UART连接；所述PLLL倍频模块的输出端与所述高速外设、所述DMA、所述DIV整除模块的输入端连接；所述DIV整除模块的输出端与每一个所述高速UART连接；其中，所述高速UART的工作时钟频率高于所述低速UART的工作时钟频率。2.根据权利要求1所述的系统，其特征在于，还包括第二预设数量的寄存器，每一个所述寄存器均有第一预设数量的接收引脚；对于任一个所述寄存器，所述寄存器的第一预设数量的接收引脚分别与第一预设数量的高速UART的接收引脚一一对应连接；所述寄存器的输出引脚与自身对应的所述低速UART的接收引脚连接。3.根据权利要求1所述的系统，其特征在于，所述第一预设数量为四，所述第二预设数量为二。4.根据权利要求1所述的系统...

【专利技术属性】
技术研发人员：石爱国，李晓，黄苏芳，李婷，周扬帆，付超，韩坚炯，
申请(专利权)人：杭州先锋电子技术股份有限公司，
类型：发明
国别省市：浙江,33