超结半导体器件的制备方法技术

本发明专利技术公开了一种超结半导体器件的制备方法，该方法包括：提供N型衬底；在所述N型衬底上制备超结结构，并将所述超结结构入库存储；获取预制的所述超结结构，在所述超结结构上进行表面DMOS的制备。本发明专利技术将制造周期分为超结结构制备和表面DMOS制备两部分，制备后的超结结构可以供所有超结产品使用，后续根据客户需求选择特定产品类型进行产品制备，从而可以减少产品出货周期，提高生产效率。

Preparation of hyperjunction semiconductor devices

The invention discloses a preparation method of a super - junction semiconductor device, which includes: providing a N type substrate, preparing a hyperjunction on the N type substrate, and storing the hyperjunction structure in storage, obtaining the prefabricated hyperjunction structure, and preparing the surface DMOS on the hyperjunction structure. The invention divides the manufacturing cycle into two parts: the preparation of the hyperjunction structure and the preparation of the surface DMOS. The prepared hyperjunction structure can be used for all the hyperjunction products. Then the product is prepared by the specific product type according to the customer's needs, thus the product delivery cycle can be reduced and the production efficiency can be improved.

【技术实现步骤摘要】
超结半导体器件的制备方法
本专利技术涉及半导体
，尤其涉及一种超结半导体器件的制备方法。
技术介绍
常规结构的VDMOS(verticaldouble-diffusionmetal-oxide-semiconductor，垂直双扩散金属-氧化物半导体场效应晶体管)随着击穿电压的提高，外延层电阻率和厚度需要增大，导致导通电阻将会很大，导通电阻与击穿电压关系为：R∝BV2.5，这就是通常所说的‘硅极限’。为了减小导通电阻或者突破硅极限，目前主要采用超结半导体器件。目前业界所采用的制造技术，每个产品都是先经过超结结构的制备再进行表面器件结构的制备，该超结半导体器件制备根据订单选择产品光刻版，现有制造方法生产周期长，效率低，成本高。
技术实现思路
有鉴于此，本专利技术提出了一种生产周期较短的超结半导体器件的制备方法以解决上述技术问题。为了上述目的，本专利技术所采用的技术方案为：根据本公开的实施例，提出了一种超结半导体器件的制备方法，包括：提供N型衬底；在所述N型衬底上制备超结结构，并将所述超结结构入库存储；获取预制的所述超结结构，在所述超结结构上进行表面DMOS的制备。本专利技术制备方法的进一步改进在于，所述在所述N型衬底上制备超结结构，包括：在所述N型衬底上层叠制备多个导电类型掺杂本体；经过高温处理，以使所述多个导电类型掺杂本体内的不同杂质交替扩散。本专利技术制备方法的进一步改进在于，所述在所述N型衬底上制备超结结构，还包括：在顶层的所述导电类型掺杂本体上生长N型掺杂层。本专利技术制备方法的进一步改进在于，制备所述导电类型掺杂本体，包括：生长N型外延层；在所述N型外延层上印刷光刻胶，并利用光刻版对所述N型外延层进行光刻，以使所述N型外延层上构成设定的曝光图形；在所述曝光图形内注入P型杂质，并去除光刻胶。本专利技术制备方法的进一步改进在于，所述N型衬底的厚度为500μm～700μm，电阻率为0.001Ω.cm～0.02Ω.cm。本专利技术制备方法的进一步改进在于，所述在所述N型衬底上制备超结结构，包括：在所述N型衬底上生长N型外延层；在所述N型外延层上生长氧化层；在所述氧化层上印刷光刻胶，并利用光刻版对所述N型外延层进行光刻，以使N型外延层上构成设定的曝光图形；对所述曝光图形进行深槽刻蚀；在深槽内填充P型掺杂层，并对所述P型掺杂层的表面进行化学机械抛光处理。本专利技术制备方法的进一步改进在于，所述在所述N型衬底上制备超结结构，还包括：在所述N型外延层及所述P型掺杂层上生长N型掺杂层。本专利技术制备方法的进一步改进在于，所述对所述曝光图形进行深槽蚀刻，包括：腐蚀所述曝光图形内的氧化层；去除光刻胶；通过硅刻蚀以形成所述深槽。本专利技术制备方法的进一步改进在于，所述深槽的深度为10μm～50μm。本专利技术制备方法的进一步改进在于，所述N型掺杂层的厚度为4μm～6μm。本专利技术的实施例提供的技术方案可以包括以下有益效果：本专利技术将制造周期分为超结结构制备和表面DMOS制备两部分，制备后的超结结构可以供所有超结产品使用，后续根据客户需求选择特定产品类型进行产品制备，从而可以减少产品出货周期，提高生产效率。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本专利技术。附图说明图1是本申请一示例性实施例示出的一种超结半导体器件的制备方法的流程图；图2是本申请一示例性实施例示出的一种超结结构制备的流程图；图3是本申请一示例性实施例示出的一种超结结构中导电类型掺杂本体制备的流程图；图4是本申请一示例性实施例示出的超结半导体器件的完整制备流程图；图5是本申请又一示例性实施例示出的一种超结结构制备的流程图；图6是本申请又一示例性实施例示出的一种超结结构中深槽蚀刻的流程图；图7是本申请又一示例性实施例示出的超结半导体器件的完整制备流程图。具体实施方式以下将结合附图所示的具体实施方式对本专利技术进行详细描述。但这些实施方式并不限制本专利技术，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本专利技术的保护范围内。在本专利技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本专利技术。在本专利技术和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。如图1所示，图1是本申请一示例性实施例示出的一种超结半导体器件的制备方法的流程图。本专利技术的超结半导体器件的制备方法包括以下步骤：S101、提供N型衬底；S103、在N型衬底上制备超结结构，并将超结结构入库存储；S105、获取预制的超结结构，在超结结构上进行表面DMOS的制备。本专利技术的超结半导体器件的制备分为两个制造过程，在N型衬底上先进行超结结构制备，而后在根据客户需求，在超结结构表面进行DMOS的制备。该超结结构在制备过程中采用的是通用的光刻版，在制备完成后可以供所有超结产品使用，可以预先制备超结结构以待备用，缩短了产品交付时间，从而可以提高产品制备的效率。本专利技术的N型衬底可以是能用于制造半导体器件的任何材料，在一些实施例中，N型衬底可以使单晶硅材料、经掺杂的单晶硅材料、多晶或者多层结构衬底或者绝缘体上的半导体衬底。在一些实施例中，该衬底可以不包括硅，替代地包括诸如Ge、GaAs或者InP等不同的衬底材料。本专利技术中的N型衬底选用N型硅衬底，其晶向为<100>，厚度为500μm～700μm，电阻率为0.001Ω.cm～0.02Ω.cm。在本专利技术中，实现超结结构的制造技术包括两种：Multi-Epi(多层外延)和Deep-trench(深槽)。如图2所示，在本专利技术的一可选实施例中，超结结构采用多层外延的方式制备，该制备方法包括：S201、在N型衬底上层叠制备多个导电类型掺杂本体；S203、经过高温处理，以使多个导电类型掺杂本体内的不同杂质交替扩散。在本实施中的导电类型掺杂本体由两种导电类型杂质区相互掺杂所构成，该导电类型掺杂本体的数量至少为5个，而后通过高温处理以使导电类型掺杂本体内的不同杂质交替扩散，从而导电类型掺杂本体内的两种类型掺杂区在水平方向上相连，并且各个导电类型掺杂本体在竖直方向上形成相连。进一步的，如图3所示，本专利技术中的步骤S201中具体包括：S301、生长N型外延层；S303、在N型外延层上印刷光刻胶，并利用光刻版对N型外延层进行光刻，以使N型外延层上构成设定的曝光图形；S305、在曝光图形内注入P型杂质，并去除光刻胶。其中，在N型衬底上生长N型外延层，本专利技术的一可选实施例中，该N型外延层的厚度为4μm～18μm，电阻率为1Ω.com～5Ω.com。然后在N型外延层上印刷光刻胶以便在N型外延层上光刻图形，本专利技术实施例中，在对N型外延层进行光刻图形时，使用通用光刻版，该通用光刻版上可以设置重复的柱形、条形、圆形、正方形或者其他不规则图形，从而可以通过光刻使N型衬底上构成设定的曝光图形，即形成柱形孔，条形槽孔、圆形孔、正方形孔或其他不规则的重复图形槽孔。在一可选实施例中，在N型外延层上所光刻的图形的深度为0.5μm～5μm，相邻间距为5μm～20μm。而后在N型外延层上的曝光图形内注入P型杂质，在一可选本文档来自技高网...

【技术保护点】
1.一种超结半导体器件的制备方法，其特征在于，包括：提供N型衬底；在所述N型衬底上制备超结结构，并将所述超结结构入库存储；获取预制的所述超结结构，在所述超结结构上进行表面DMOS的制备。

【技术特征摘要】
1.一种超结半导体器件的制备方法，其特征在于，包括：提供N型衬底；在所述N型衬底上制备超结结构，并将所述超结结构入库存储；获取预制的所述超结结构，在所述超结结构上进行表面DMOS的制备。2.根据权利要求1所述的制备方法，其特征在于，所述在所述N型衬底上制备超结结构，包括：在所述N型衬底上层叠制备多个导电类型掺杂本体；经过高温处理，以使所述多个导电类型掺杂本体内的不同杂质交替扩散。3.根据权利要求2所述的制备方法，其特征在于，所述在所述N型衬底上制备超结结构，还包括：在顶层的所述导电类型掺杂本体上生长N型掺杂层。4.根据权利要求2所述的制备方法，其特征在于，制备所述导电类型掺杂本体，包括：生长N型外延层；在所述N型外延层上印刷光刻胶，并利用光刻版对所述N型外延层进行光刻，以使所述N型外延层上构成设定的曝光图形；在所述曝光图形内注入P型杂质，并去除光刻胶。5.根据权利要求1所述的制备方法，其特征在于，所述N型衬底的厚度为500μm～700μm...

【专利技术属性】
技术研发人员：钟圣荣，王荣华，
申请(专利权)人：无锡华润华晶微电子有限公司，
类型：发明
国别省市：江苏,32