利用共享深沟槽隔离存储电容器的全局快门像素制造技术

公开了利用共享深沟槽隔离存储电容器的全局快门像素。本发明专利技术公开的是一种包括集成电路衬底的电子器件，在所述集成电路衬底内具有像素阵列区域。第一深沟槽隔离结构在所述集成电路衬底中围绕着所述像素阵列区域的周边形成。第一、第二、第三和第四像素位于所述像素阵列区域内且彼此间隔开。存储电容器区域位于所述集成电路衬底内并且在所述第一深沟槽隔离结构内部。第二深沟槽隔离结构在所述集成电路衬底中围绕着所述存储电容器区域的周边形成。所述第二深沟槽隔离结构可以用于将所述存储电容器区域与所述第一、第二、第三和第四像素电隔离。

【技术实现步骤摘要】
利用共享深沟槽隔离存储电容器的全局快门像素
本专利技术涉及图像传感器及其用于在给定像素大小下减小面积的布局。
技术介绍
数码摄影已经取代了传统的基于胶片的摄影，成为拍摄和存储图像的常规方式。最初，数码摄影局限于单一用途的相机设备，随着时间的推移，结合到蜂窝电话中的数码相机变得越来越流行，并且目前，个人拍摄的大多数非商业目的的数字图像是使用蜂窝电话内的数码相机拍摄的。因此，随着对能够充当数码相机的蜂窝电话的需求的增长，对这些蜂窝电话所拍摄的数字图像的质量要求也越来越高。多年来，用于蜂窝电话的数码相机系统内的图像传感器的分辨率(即，像素数)有所增加，带有图像传感器的顶尖蜂窝电话具有16百万像素(MP)，并且在一种情况下还超过40MP。分辨率的增加有一部分是通过缩小单个像素的大小来实现的。这进而导致每个像素的电荷存储容量减小，这意味着每个像素获取到更少的光。由于最大信噪比是电荷存储容量的平方根的函数，所以像素变小最终导致信噪比变差。因此，追求更多更小像素的趋势开始颠倒，当前的趋势是朝向更少更大的像素。由于人们期望用于蜂窝电话的图像传感器小且紧凑，因此设计出具有更大像素的传感器，而且传感器大小保持尽可能的紧凑是一个挑战。在这种挑战下，由于传统上，卷帘叶片式快门像素占据更小的区域，所以通常采用卷帘叶片式操作类型的像素而不是全局快门操作像素。然而，从下面即将进行的解释可见，相比于全局快门像素，卷帘叶片式快门像素有很多缺点。在卷帘叶片式快门中，逐行地处理像素阵列，在快门的每一次移动中，一行被积分而另一行被读出。所述快门在阵列上移动，从而使得像素曝光相同的时间量，但不是同时曝光。当拍摄如风扇、直升机桨叶或螺旋桨等快速移动物体的图像时，卷帘叶片式快门可能不是非常有效。利用全局快门，阵列中的像素同时解除复位并开始同时积分。因此，不存在卷帘叶片式快门的缺点。在特定周期之后，像素被同时读出到临时存储器中，所述临时存储器可以位于像素内部。然后，所述临时存储器被逐行扫描，其中，信号被放大或者被转换成数字值。因为像素同时被积分，所以每个像素具有至少一个专用存储电容器。设计这些存储电容器涉及各种挑战，导致占用的表面积很大。需要一些新的设计，使全局快门在大小上比卷帘叶片式快门更有竞争力。
技术实现思路
提供本
技术实现思路
旨在介绍多个概念，这些概念在具体实施方式中予以进一步描述。本
技术实现思路
既不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用来帮助限定所要求保护的主题的范围。本专利技术公开一种包括集成电路衬底的电子器件，在该集成电路衬底上具有像素阵列区域。在该集成电路衬底中围绕着该像素阵列区域的周边形成边界隔离区。第一像素位于该像素阵列区域内，与该第一像素间隔开的第二像素也位于该像素阵列区域内。存储电容器区域位于该第一像素与该第二像素之间并且由该第一像素和该第二像素所共用。第一电容器区域隔离区在该集成电路衬底中形成在该存储电容器区域与该第一像素之间，并且在该边界隔离区的第一部分与第二部分之间延伸。第二电容器区域隔离区在该集成电路衬底中形成在该存储电容器区域与该第二像素之间，并且在该边界隔离区的该第一部分与该第二部分之间延伸。至少一个存储电容器位于该存储电容器区域内且电耦合到该第一像素。至少一个存储电容器位于该存储电容器区域内且电耦合到该第二像素。本专利技术还公开一种包括集成电路衬底的电子器件，在该集成电路衬底上具有像素阵列区域。在该集成电路衬底中围绕着该像素阵列区域的周边形成第一深沟槽隔离结构。第一、第二、第三和第四像素位于该像素阵列区域内且彼此间隔开。存储电容器区域位于该集成电路衬底上且位于该第一深沟槽隔离结构内部。第二深沟槽隔离结构在该集成电路衬底中围绕着该存储电容器区域的周边形成。该第二深沟槽隔离结构可以用于将该存储电容器区域与该第一、第二、第三和第四像素电隔离。附图说明图1A是根据本专利技术的十晶体管像素构架电路的电路图。图1B是图1A所示的电路的时序图。图2是根据本专利技术的图像传感器单元的示意框图。图3是根据本专利技术的两个像素共享隔离电容器的图像传感器单元的示意框图。图4是根据本专利技术的四个像素共享隔离电容器的图像传感器单元的示意框图。图5A是图像传感器单元的剖面图，展示了图3-4的深隔离沟槽的可能结构。图5B是图像传感器单元的剖面图，展示了解释图3-4的深隔离沟槽的可能结构。具体实施方式下面将描述本专利技术的一个或多个实施例。这些所描述的实施例仅是当前公开的技术的示例。此外，为了提供简洁的描述，本说明书中可能没有描述具体实现中的所有特征。应当理解的是，在开发所有此类具体实现中，正如任何工程或者设计项目中，可以作出众多实现特有的决定以便达到开发者的特定目标，如符合系统相关和业务相关的约束条件，这在不同的实现中可能会有所不同。而且，应当理解的是，虽然这种开发工作可能复杂且耗时，但是对于得益于本专利技术的普通技术人员而言，这些应是设计、生产、以及制造中的例行任务。本专利技术公开一种用于利用全局快门的图像传感器单元的布局和结构，其中，多个像素共享一个电容器组。该布局将在下文予以详细描述，但是首先将描述在这种布局中使用的可能像素架构。然而，应说明的是，任意适合与全局快门一起使用的像素都可以在此布局中使用。参照图1A，现在将描述像素架构10。这是具有两条输出位线的十晶体管像素。电路10包括多个晶体管M1至M11，下面将更详细地陈述其功能。应说明的是，电容器C1和C2可以替代用于作为电容器的晶体管。该电路还包括两条输出位线12和14、光电二极管16以及浮置扩散电容器18。该电路包括输入线路和输出线路(VDD、VRT、TG、VBIAS、READ1、SAMPLE1、SAMPLE2和RESET)。M1是源极跟随器，其中，M1的源极上的电压跟随M1的栅极上的电压。M2用于对浮置扩散电容器18进行复位，如果TG为高，且同时断言RST，则光电二极管16也被复位。M3是读取晶体管并且在需要相应行上的信号时被启用。在访问传感器中的另一行时被禁用。M4是传输门晶体管，用于将像素复位期间的电荷从VRT传递至光电二极管以及将像素读出期间的电荷从光电二极管传递至浮置扩散节点。M5是M1的有源负载，用于帮助确保M1正确操作。为了省电，可能在像素并未被读出时将VBIAS拉低以使得M1不被使用。晶体管M6被用作开关，在开关开启时，允许M1的源极处的电压存储在电容器C1上。虽然C1可以是金属-金属电容器，但是由于该电容器存储电压而不是电荷且被源极跟随器晶体管(M7)跟随，所以C1不必是线性的，且因此MOS晶体管的栅极可以用作该电容器。M7是针对存储节点C1上的电压的源极跟随器。M9提供与M6相同的功能，但是用于第二存储位置。M10提供与M7相同的功能，但是用于该第二存储位置。M11提供与M3相同的功能，但是用于该第二存储位置。C2提供与C1相同的功能，但是用于该第二存储位置。现有技术中存在包括两个电容器或存储器件的架构。对向电容器存入或从其读出的控制并不会使两个单独图像被单独处理。此外，在存入和读取过程中，由于电荷共享等原因，第一存储设备对第二存储设存在影响(并且反之亦然)。该电路10通过独立地向每个存储元件进行写入以及读取而克服了这些问题。两个存储元件C1和C2分别在第一时间和第二时间被写本文档来自技高网...

【技术保护点】
1.一种电子器件，包括：集成电路衬底；像素阵列区域，所述像素阵列区域位于所述集成电路衬底上；边界隔离区，所述边界隔离区在所述集成电路衬底中围绕着所述像素阵列区域的周边形成；第一像素，所述第一像素位于所述像素阵列区域内；第二像素，所述第二像素位于所述像素阵列区域内与所述第一像素间隔开；存储电容器区域，所述存储电容器区域位于所述第一像素与所述第二像素之间并且由所述第一像素和所述第二像素共用；第一电容器区域隔离区，所述第一电容器区域隔离区在所述集成电路衬底中形成在所述存储电容器区域与所述第一像素之间，并且在所述边界隔离区的第一部分与第二部分之间延伸；第二电容器区域隔离区，所述第二电容器区域隔离区在所述集成电路衬底中形成在所述存储电容器区域与所述第二像素之间，并且在所述边界隔离区的所述第一部分与所述第二部分之间延伸；位于所述存储电容器区域内并且电耦合到所述第一像素的至少一个存储电容器；以及位于所述存储电容器区域内并且电耦合到所述第二像素的至少一个存储电容器。

【技术特征摘要】
2016.12.12 US 15/376,3571.一种电子器件，包括：集成电路衬底；像素阵列区域，所述像素阵列区域位于所述集成电路衬底上；边界隔离区，所述边界隔离区在所述集成电路衬底中围绕着所述像素阵列区域的周边形成；第一像素，所述第一像素位于所述像素阵列区域内；第二像素，所述第二像素位于所述像素阵列区域内与所述第一像素间隔开；存储电容器区域，所述存储电容器区域位于所述第一像素与所述第二像素之间并且由所述第一像素和所述第二像素共用；第一电容器区域隔离区，所述第一电容器区域隔离区在所述集成电路衬底中形成在所述存储电容器区域与所述第一像素之间，并且在所述边界隔离区的第一部分与第二部分之间延伸；第二电容器区域隔离区，所述第二电容器区域隔离区在所述集成电路衬底中形成在所述存储电容器区域与所述第二像素之间，并且在所述边界隔离区的所述第一部分与所述第二部分之间延伸；位于所述存储电容器区域内并且电耦合到所述第一像素的至少一个存储电容器；以及位于所述存储电容器区域内并且电耦合到所述第二像素的至少一个存储电容器。2.如权利要求1所述的电子器件，其中，所述边界隔离区包括深沟槽隔离区；其中，所述第一电容器区域隔离区包括第一部分深度电容型深沟槽隔离区；并且其中，所述第二电容器区域隔离区包括第二部分深度电容型深沟槽隔离区。3.如权利要求2所述的电子器件，其中，所述第一电容器区域隔离区在所述存储电容器区域内形成电耦合到所述第一像素的所述至少一个存储电容器；并且其中，所述第二电容器区域隔离区在所述存储电容器区域内形成电耦合到所述第二像素的所述至少一个存储电容器。4.如权利要求2所述的电子器件，其中，所述深沟槽隔离区包括完全穿过所述集成电路衬底而延伸的深隔离沟槽。5.如权利要求2所述的电子器件，其中，所述第一电容器区域隔离区包括限定在所述集成电路衬底中并且部分地穿过其延伸的沟槽、所述沟槽的侧壁上的绝缘层以及所述绝缘层所包含的导体。6.如权利要求5所述的电子器件，其中，所述第二电容器区域隔离区包括限定在所述集成电路衬底中并且部分地穿过其延伸的沟槽、所述沟槽的侧壁上的绝缘层以及所述绝缘层所包含的导体。7.如权利要求1所述的电子器件，其中，所述边界隔离区的所述第一部分和所述第二部分是所述边界隔离区的第一边和第二边。8.如权利要求1所述的电子器件，其中，与所述第一像素相关联的所述至少一个存储电容器包括与所述第一像素相关联的第一电容器；其中，与所述第二像素相关联的所述至少一个存储电容器包括与所述第二像素相关联的第二电容器；所述电子器件还包括在所述集成电路衬底中围绕着所述第一电容器的周边而形成的第一隔离区、以及在所述集成电路衬底中围绕着所述第二电容器的周边而形成的第二隔离区。9.如权利要求8所述的电子器件，其中，所述第一隔离区在所述集成电路衬底内与所述第二隔离区间隔开。10.如权利要求8所述的电子器件，其中，所述第一隔离区和所述第二隔离区中的至少一个与所述边界隔离区间隔开。11.如权利要求8所述的电子器件，其中，所述第一隔离区和所述第二隔离区中的至少一个与所述第一电容器区域隔离区和所述第二电容器区域隔离区间隔开。12.如权利要求1所述的电子器件，其中，所述第一像素包括第一光电二极管以及用于所述第一光电二极管的读出电路系统；其中，所述第二像素包括第二光电二极管以及用于所述第二光电二极管的读出电路系统；其中，所述边界隔离区具有第一和第二相对边以及第一和第二相对端；其中，所述第一电容器区域隔离区在所述集成电路衬底中形成于所述存储电容器区域中并且在所述边界隔离区的所述第一边与所述第二边之间延伸；其中，所述第二电容器区域隔离区在所述集成电路衬底中形成于所述存储电容器区域中并且在所述边界隔离区的所述第一部分与所述第二部分之间延伸；其中，所述第一光电二极管靠近所述边界隔离区的所述第一端；其中，用于所述第一光电二极管的所述读出电路系统与所述存储电容器区域相对，并且比所述边界隔离区的所述...

【专利技术属性】
技术研发人员：J·雷纳，
申请(专利权)人：意法半导体RD有限公司，
类型：发明
国别省市：英国,GB