一种异质交替叠层台阶引导生长三维坡面纳米线阵列的方法技术

本发明专利技术公开了利用异质交替叠层台阶引导生长三维坡面纳米线阵列的方法，1)采用晶硅、玻璃、聚合物或者介质层薄膜覆盖的金属薄膜作为衬底，在衬底上淀积异质交替的介质薄膜层；2)利用光刻、电子束直写或掩模板技术实现平面图案，利用电感耦合等离子体刻蚀或者反应离子体刻蚀RIE刻蚀整个淀积层形成刻蚀面；3)对所形成的刻蚀面进行刻蚀处理，形成凹凸交替的陡直侧壁台阶或多级倾斜坡面台阶结构；4)在坡面台阶，利用光刻、蒸发或者溅射金属淀积工艺，制备催化金属层；5)将温度降低到金属催化颗粒熔点以下，整个结构表面淀积覆盖与所需生长纳米线相应非晶半导体前驱体薄膜层；再将温度提高到适当温度以上，使得纳米金属颗粒重新融化，在前端开始吸收非晶层，而在后端淀积出晶态的纳米线。

【技术实现步骤摘要】
一种异质交替叠层台阶引导生长三维坡面纳米线阵列的方法
本专利技术涉及一种平面纳米线三维坡面阵列生长方法，特别是通过对异质交替叠层进行刻蚀形成坡面纳米引导台阶，从而实现高密度坡面平行纳米线阵列的方法。涉及一种获得高密度三维纳米线沟道阵列的可靠方法，可广泛应用于半导体微纳电子器件，尤其针对大面积电子(平板显示TFT应用)、3D逻辑、柔性/可穿戴电子和场效应生物化学传感器件。
技术介绍
晶硅或相关半导体纳米线(Nanowire)是开发新一代高性能微纳电子逻辑、传感和显示应用的关键构建单元。基于自上而下的电子束直写(EBL)技术制备直径在10～100nm范围的纳米线结构，已经验证各种新型纳米线功能器件的优异特性，但由于其制备成本及其昂贵、产量低等因素，一直以来都难以得到规模化应用。相比之下，通过纳米金属液滴催化的自下而上的自组装(Self-assembly)纳米线生长，可以大批量制备直径在百纳米以下的晶态硅、锗和各种合金半导体纳米线。然而，通常采用的气-液-固(VLS)生长模式所制备的纳米线多为竖直随机阵列，难以直接在目前的平面电子工艺中实现可靠且低成本的定位集成。为了更好地与平面电子工艺相兼容，并实现定位集成，本申请专利技术人最早提出了一种平面固液固(IPSLS)生长模式：其中，采用非晶硅作为前驱体，由低熔点金属铟、锡纳米颗粒吸收非晶硅而生长出晶硅纳米线结构。基于此方法，可利用平面衬底上定义的简单的单边台阶作为引导，金属液滴在台阶边缘覆盖的非晶硅吸引下，顺延台阶边缘运动，从而将纳米线生长在台阶边缘，实现平面纳米线的定位、定形生长。然而，基于此前方法，任然需要光刻来定义引导台阶，台阶之间的间距由光刻工艺的精度决定。对于常规光刻技术，在小面积衬底上，光刻精度在～1微米以上，而对于大面积衬底(如尺寸在若干平方米的平板显示应用中)，光刻精度仅能达到2～5微米。由于每个台阶一般只能引导一条纳米线生长，所以所能实现的平面纳米线阵列密度(间距的倒数)受到限制。目前，最高密度只能达到2微米间距，既0.5根纳米沟道/微米的平面密度。对于面向平板显示的纳米线TFT应用，这也就限制了纳米线阵列的单位沟道宽度的电流承载和驱动能力(难以满足新型AMOLED显示所需要的较大驱动电流)。
技术实现思路
：针对上述问题：本专利技术目的是，提出一种利用异质叠层交替多薄膜结构作为基础，通过引导沟道的刻蚀暴露出坡面异质多层结构，利用湿法或者干法气相刻蚀，在坡面上形成间距可控的密排引导纳米台阶。如此，可以将纳米线直接引导到3D坡面上生长，从而制备高密度(间隔可达到百纳米以下)的纳米线沟道。基于此方法，不需要引入昂贵的超高精度光刻技术(如电子束曝光刻蚀EBL)，既能在现有大面积衬底上，在指定的位置和方向，可靠地制备高密度3D坡面纳米线阵列沟道。将纳米线沟道的间距由原来的2微米缩小到至少0.2微米以下，从而实现一个纳米沟道至少一个数量级的提高。为了实现上述目的，本专利技术采取以下技术方案：一种利用异质交替叠层台阶引导生长三维坡面纳米线阵列的方法，步骤包括：1)采用晶硅、玻璃、聚合物或者介质层薄膜覆盖的金属薄膜作为衬底，利用薄膜淀积技术，在衬底上淀积异质交替的介质薄膜层(尤其是非晶氧化硅SiO2，氮化硅SiNx交替的介质)或非晶半导体薄膜层(如非晶硅、锗交替的薄膜层等)；交替薄膜叠层结构其中包括至少两种(可以是多种)异质交替的多层薄膜结构，每层介质薄膜层或非晶半导体薄膜层厚度在1～1000纳米范围，循环叠层周期可为1～100，相邻的各层之间具有不同的气相或溶液刻蚀速度，以有利于后续刻蚀步骤中形成纳米台阶结构；2)利用光刻、电子束直写或掩模板技术实现所需的平面图案在淀积层上形成，即定义坡面引导沟道台阶位置，利用电感耦合等离子体(ICP)刻蚀或者反应离子体刻蚀(RIE)技术刻蚀整个淀积层(叠层薄膜结构、直到衬底表面)形成刻蚀面；3)随后，针对非晶氧化硅以及氮化硅介质层薄膜、利用含有HF刻蚀或者与非晶半导体薄膜层对应的刻蚀成分的湿法或气相干法刻蚀技术，对所形成的刻蚀面进行刻蚀处理，形成凹凸交替的陡直侧壁台阶或多级倾斜坡面台阶结构；4)在坡面台阶，利用光刻、蒸发或者溅射工等金属淀积工艺，制备带状的金属(如铟、锡等)催化层，作为纳米线的生长起点位置；在还原性气体(氢气等)等离子体作用下，在高于催化层金属熔点的温度进行处理，使覆盖在侧壁坡面引导沟道上的催化金属层转变成为分离的金属纳米颗粒；5)将温度降低到金属催化颗粒熔点以下，整个结构表面淀积覆盖与所需生长纳米线相应非晶半导体前驱体薄膜层；6)将温度提高到适当温度以上，以使得纳米金属催化颗粒重新融化，并开始在生长时纳米线前端吸收非晶层前驱体，而在后端生长淀积出晶态的纳米线结构；借助坡面侧壁上形成的多级台阶结构作为引导沟道，获得平行排布生长于(三维坡面)侧壁坡面台阶之上的高密度纳米线阵列；7)剩余非晶前驱体层可通过氢气等离子体或者相应的ICP、RIE刻蚀工艺清除。上述1)中以晶硅、玻璃、聚合物或者介质层覆盖的金属薄膜作为衬底，利用一种或多种薄膜淀积技术，例如化学气相沉积(CVD)，等离子体增强PECVD，原子层淀积(ALD)、热蒸发和各种溅射物理气相沉积(PVD)技术的一种或者多种技术，多层异质薄膜叠层中的薄膜层为不同本征或具有不同掺杂成分的淀积异质交替的多层半导体薄膜(例如：非晶硅、非晶氮化硅、氧化硅、氮氧化硅、氧化铝、非晶硅、非晶锗、非晶锗硅等)。每层薄膜的厚度在1nm～1000nm范围，叠层循环周期可以为1～100范围之内。2)中利用光刻、电子束刻蚀或者掩模板技术，基于以上异质叠层结构，利用光刻、电子束刻蚀或者掩模板技术，定义引导台阶预定的坡面位置，再用ICP或者RIE刻蚀方法刻蚀整个多层薄膜结构直到衬底表面。刻蚀过程中可使用C4F8、CF4、SF6(或其混合气体)等具有不同陡直特性和表面钝化特性的反应气体进行刻蚀(或者交替循环使用不同刻蚀气氛)，以形成异质叠层的坡面侧壁。根据不同的反应气体配比和交替工艺，可以获得平直陡面或倾斜坡面。3)中利用溶液湿法(如含有HF、HCl、磷酸等成分的腐蚀剂)或者气相干法刻蚀技术处理以上所形成的坡面，利用相邻异质薄膜之间对刻蚀氛围的不同刻蚀速度，以及叠层本身相互掩盖的影响，在坡面上形成凹凸交替的陡直侧壁台阶或多级倾斜坡面台阶结构。利用含有HF(主要针对非晶氧化硅以及氮化硅薄膜)、Cl、磷酸等成分或者与薄膜层对应的刻蚀成分的湿法或气相干法刻蚀技术，对所暴露形成的坡面结构进行处理，由于异质叠层相邻各层之间对刻蚀氛围的不同刻蚀响应，以及叠层本身相互掩盖的影响，可在坡面上形成凹凸交替的陡直侧壁台阶或多级倾斜坡面台阶结构。例如，利用HF溶液(0.5％～40％)刻蚀SiO2/SiNx叠层，处理时间可以控制在1～100s。4)中在坡面台阶一端或局部一段，淀积带状金属催化层(宽度可在10nm～1000um，厚度在1～500nm范围内)，作为纳米线的生长起点位置。在还原性气体作用下，在高于金属熔点的温度进行处理，使覆盖在侧壁坡面引导沟道上的催化金属层转变成为分离的金属纳米颗粒。通过控制其处理时间、温度、功率和气压等参数，将坡面上的金属颗粒的直径控制在10～1000nm范围内。通过光刻、电子束刻蚀或者掩本文档来自技高网...

【技术保护点】
1.一种利用异质交替叠层台阶引导生长三维坡面纳米线阵列的方法，其特征是步骤包括：1)采用晶硅、玻璃、聚合物或者介质层薄膜覆盖的金属薄膜作为衬底，利用薄膜淀积技术，在衬底上淀积异质交替的介质薄膜层或非晶半导体薄膜层；交替薄膜叠层结构其中包括至少两种异质交替的多层薄膜结构，每层介质薄膜层或非晶半导体薄膜层厚度在1～1000纳米范围，循环叠层周期可为1～100，相邻的各层之间具有不同的气相或溶液刻蚀速度，以有利于后续刻蚀步骤中形成纳米台阶结构；2)利用光刻、电子束直写或掩模板技术实现所需的平面图案在淀积层上形成，即定义坡面引导沟道台阶位置，利用电感耦合等离子体(ICP)刻蚀或者反应离子体刻蚀RIE刻蚀整个淀积层形成刻蚀面；3)随后，针对非晶氧化硅以及氮化硅介质层薄膜、利用含有HF刻蚀或者与非晶半导体薄膜层对应的刻蚀成分的湿法或气相干法刻蚀技术，对所形成的刻蚀面进行刻蚀处理，形成凹凸交替的陡直侧壁台阶或多级倾斜坡面台阶结构；4)在坡面台阶，利用光刻、蒸发或者溅射金属淀积工艺，制备带状的铟或锡金属催化层，作为纳米线的生长起点位置；在还原性气体等离子体作用下，在高于催化层金属熔点的温度进行处理，使覆盖在侧壁坡面引导沟道上的催化金属层转变成为分离的金属纳米颗粒；5)将温度降低到金属催化颗粒熔点以下，整个结构表面淀积覆盖与所需生长纳米线相应非晶半导体前驱体薄膜层；6)将温度提高到适当温度以上，以使得纳米金属催化颗粒重新融化，并开始在生长时纳米线前端吸收非晶层前驱体，而在后端生长淀积出晶态的纳米线结构；借助坡面侧壁上形成的多级台阶结构作为引导沟道，获得平行排布生长于侧壁坡面台阶之上的高密度纳米线阵列；7)剩余非晶前驱体层通过氢气等离子体或者相应的ICP、RIE刻蚀工艺清除。...

【技术特征摘要】
1.一种利用异质交替叠层台阶引导生长三维坡面纳米线阵列的方法，其特征是步骤包括：1)采用晶硅、玻璃、聚合物或者介质层薄膜覆盖的金属薄膜作为衬底，利用薄膜淀积技术，在衬底上淀积异质交替的介质薄膜层或非晶半导体薄膜层；交替薄膜叠层结构其中包括至少两种异质交替的多层薄膜结构，每层介质薄膜层或非晶半导体薄膜层厚度在1～1000纳米范围，循环叠层周期可为1～100，相邻的各层之间具有不同的气相或溶液刻蚀速度，以有利于后续刻蚀步骤中形成纳米台阶结构；2)利用光刻、电子束直写或掩模板技术实现所需的平面图案在淀积层上形成，即定义坡面引导沟道台阶位置，利用电感耦合等离子体(ICP)刻蚀或者反应离子体刻蚀RIE刻蚀整个淀积层形成刻蚀面；3)随后，针对非晶氧化硅以及氮化硅介质层薄膜、利用含有HF刻蚀或者与非晶半导体薄膜层对应的刻蚀成分的湿法或气相干法刻蚀技术，对所形成的刻蚀面进行刻蚀处理，形成凹凸交替的陡直侧壁台阶或多级倾斜坡面台阶结构；4)在坡面台阶，利用光刻、蒸发或者溅射金属淀积工艺，制备带状的铟或锡金属催化层，作为纳米线的生长起点位置；在还原性气体等离子体作用下，在高于催化层金属熔点的温度进行处理，使覆盖在侧壁坡面引导沟道上的催化金属层转变成为分离的金属纳米颗粒；5)将温度降低到金属催化颗粒熔点以下，整个结构表面淀积覆盖与所需生长纳米线相应非晶半导体前驱体薄膜层；6)将温度提高到适当温度以上，以使得纳米金属催化颗粒重新融化，并开始在生长时纳米线前端吸收非晶层前驱体，而在后端生长淀积出晶态的纳米线结构；借助坡面侧壁上形成的多级台阶结构作为引导沟道，获得平行排布生长于侧壁坡面台阶之上的高密度纳米线阵列；7)剩余非晶前驱体层通过氢气等离子体或者相应的ICP、RIE刻蚀工艺清除。2.根据权利要求1所述的方法，其特征是1)中以晶硅、玻璃、聚合物或者介质层覆盖的金属薄膜作为衬底，利用化学气相沉积(CVD)，等离子体增强PECVD，原子层淀积(ALD)、热蒸发和各种溅射物理气相沉积(PVD)技术的一种或者多种技术；多层异质薄膜叠层中的薄膜层为不同本征或具有不同掺杂成分的淀积异质交替的多层非晶硅、非晶氮化硅、氧化硅、氮氧化硅、氧化铝、非晶硅、非晶锗、非晶锗硅薄膜；每层薄膜的厚度在1nm～1000nm范围，叠层循环周期可以为1～100范围之内。3.根据权利要求1所述的方法，其特征是2)中利用光刻、电子束刻蚀或者掩模板技术，定义引导台阶预定的坡面位置，再用ICP或者RIE刻蚀方法刻蚀整个多层薄膜结构直到衬底表面。刻蚀过程中可使用C4F8、CF4、SF6或其混合气体具有不同陡直特性和表面钝化特性的反应气体进行刻蚀、或者交替循环使用不同刻蚀气氛，以形成异质叠层的坡面侧壁，根据不同的反应气体配...

【专利技术属性】
技术研发人员：余林蔚，吴小祥，雷亚奎，王军转，
申请(专利权)人：南京大学，
类型：发明
国别省市：江苏,32