用于FPGA测试的实时配置方法技术

本发明专利技术提供一种用于FPGA测试的实时配置方法，包括：步骤S101，建立FPGA与测试系统的电连接；步骤S102，将USB‑Blaster与测试系统进行连接，并将FPGA的JTAG接口与所述USB‑Blaster进行连接；步骤S103，调用配置子程序，选择USB‑Blaster下载配置文件；步骤S104，查找相应配置文件，启动配置操作；步骤S105，进行测试操作，测试完成后判断是否还有待测资源，如果有，则执行步骤S103。

Real time configuration method for FPGA test

The present invention provides a real-time configuration method for FPGA testing, including step S101, establishing an electrical connection between the FPGA and the test system; step S102, connect the USB Blaster with the test system, and connect the JTAG interface of the FPGA to the USB Blaster; step S103, call a configuration subroutine, and select USB consultants. Download the configuration file; step S104, look up the corresponding configuration file, start the configuration operation; step S105, test the operation, and judge whether there is a resource to be measured after the test is completed, and if so, step S103.

【技术实现步骤摘要】
用于FPGA测试的实时配置方法
本专利技术涉及一种用于FPGA测试的实时配置方法。
技术介绍
目前在国内检测机构对FPGA测试常用的配置方法主要有两种。一种是使用串行配置芯片和片选端相配合对FPGA进行配置，配置过程中FPGA通过串行数据接口从配置芯片中读取数据到自己内部的SRAM单元，整个过程由FPGA来控制配置芯片。此种方法只能手动配置，不能实现实时配置，配置效率低；而且在FPGA测试中硬件适配器的设计要考虑配置芯片，增加了测试的复杂性。另一种配置方法是通过测试系统的测试通道模拟FPGA配置过程中JTAG的时序和逻辑对其进行配置，此种配置方法也能实现实时配置，但是时序复杂，而且FPGA的配置图形较大，占有测试系统的资源较多，实施起来难度也很大。
技术实现思路
在下文中给出关于本专利技术的简要概述，以便提供关于本专利技术的某些方面的基本理解。应当理解，这个概述并不是关于本专利技术的穷举性概述。它并不是意图确定本专利技术的关键或重要部分，也不是意图限定本专利技术的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。为解决上述问题，本专利技术提出一种用于FPGA测试的实时配置方法。一种用于FPGA测试的实时配置方法，包括：步骤S101，建立FPGA与测试系统的电连接；步骤S102，将USB-Blaster与测试系统进行连接，并将FPGA的JTAG接口与所述USB-Blaster进行连接；步骤S103，调用配置子程序，选择USB-Blaster下载配置文件；步骤S104，查找相应配置文件，启动配置操作；步骤S105，进行测试操作，测试完成后判断是否还有待测资源，如果有，则执行步骤S103。本专利技术提供的用于FPGA测试的实时配置方法，不需要手动打开设计文件进行下载操作，整个过程不需要手动操作即可完成测试过程，实现了FPGA的实时配置。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术提供的用于FPGA测试的实时配置方法一种实施例的流程图。图2为本专利技术提供的用于FPGA测试的实时配置方法中FPGA管脚连接示意图。具体实施方式下面参照附图来说明本专利技术的实施例。在本专利技术的一个附图或一种实施方式中描述的元素和特征可以与一个或者更多个其他附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚目的，附图和说明中省略了与本专利技术无关的、本领域普通技术人员已知的部件和处理的表示和描述。参考图1，本实施例提供一种用于FPGA测试的实时配置方法，包括：步骤S101，建立FPGA与测试系统的电连接；步骤S102，将USB-Blaster与测试系统进行连接，并将FPGA的JTAG接口与所述USB-Blaster进行连接；步骤S103，调用配置子程序，选择USB-Blaster下载配置文件；步骤S104，查找相应配置文件，启动配置操作；步骤S105，进行测试操作，测试完成后判断是否还有待测资源，如果有，则执行步骤S103。具体地，本实施例提供的用于FPGA测试的实时配置方法的硬件架构包括配置测试板、USB-Blaster下载线、测试系统三个部分。首先将配置测试板与测试系统连接，FPGA被测管脚与测试通道连接；USB-Blaster与配置测试板的连接，实现USB-Blaster与FPGA的JTAG接口的连接，如图2所示。在测试系统的编程环境下设计编写一个配置子程序，此配置子程序直接利用Quartus软件提供的JTAG配置命令符调用下载工具USB-Blaster，实现FPGA器件的下载；在后续的测试过程中，根据实际需要任意调用该子程序即可实现FPGA器件测试前的配置。具体地，测试系统上电，上电完成后，FPGA测试管脚上电。在测试系统Delphi软件编程环境下调用配置子程序，进行测试前的配置。配置子程序的实现步骤如下：a软件运行DOS系统，在DOS系统下运行FPGA设计软件Quartus；b根据Quartus软件提供的JTAG配置命令符的格式，选择调用下载工具USB-Blaster；c设置下载模式为JTAG；d指定配置文件类型和所在路径，在DOS系统下查找配置文件，启动配置操作；e配置操作结束后，关闭DOS系统。进入测试部分，进行测试操作；测试部分完成，判断是否还有其他资源需要测试，如果有其他待测资源，直接转到调用配置子程序开始其他部分资源的测试，直到把FPGA所有资源测试完结束。本实施例提供一种用于FPGA测试的实时配置方法，通过软件和硬件相结合的方式完成了测试过程中的实时配置，有益效果如下：(1)通过测试系统运行DOS模式下的子程序，用简单的软件调用方式简化了ATE测试FPGA过程中配置程序的复杂性；(2)通过设置配置文件(.pdf文件)路径查找配置文件(.pdf文件)，使配置过程具有实时性，节省了在FPGA测试时手动操作的繁杂工作；(3)此种配置方法在FPGA测试中有更高的配置效率和测试效率，节省了测试时间；(4)此种配置方法可以应用于其他基于WINDOWS操作环境的ATE测试设备，可移植性强。虽然已经详细说明了本专利技术及其优点，但是应当理解在不超出由所附的权利要求所限定的本专利技术的精神和范围的情况下可以进行各种改变、替代和变换。而且，本申请的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本专利技术的公开内容将容易理解，根据本专利技术可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在它们的范围内包括这样的过程、设备、手段、方法或者步骤。本文档来自技高网...

【技术保护点】
1.一种用于FPGA测试的实时配置方法，其特征在于，包括：步骤S101，建立FPGA与测试系统的电连接；步骤S102，将USB‑Blaster与测试系统进行连接，并将FPGA的JTAG接口与所述USB‑Blaster进行连接；步骤S103，调用配置子程序，选择USB‑Blaster下载配置文件；步骤S104，查找相应配置文件，启动配置操作；步骤S105，进行测试操作，测试完成后判断是否还有待测资源，如果有，则执行步骤S103。

【技术特征摘要】
1.一种用于FPGA测试的实时配置方法，其特征在于，包括：步骤S101，建立FPGA与测试系统的电连接；步骤S102，将USB-Blaster与测试系统进行连接，并将FPGA的JTAG接口与所述USB-Blaster进行连接；步骤S103，调用配置子程序，选择USB-Blaster下载配置文件；步骤S104，查找相应配置文件，启动配置操作；步骤...

【专利技术属性】
技术研发人员：张金凤，孟庆伟，马成英，唐金慧，杨超，刘玏，
申请(专利权)人：北京振兴计量测试研究所，
类型：发明
国别省市：北京,11